Vivado综合 –  Vivado综合是否合并多个单独声明的寄存器并用作DSP48的输出寄存器总线?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

Vivado综合 – Vivado综合是否合并多个单独声明的寄存器并用作DSP48的输出寄存器总线?

描述

Vivado Synthesis是否合并了多个单独声明的寄存器并用作DSP48的输出寄存器总线?

如果单独声明多个寄存器并且用作DSP48的输出寄存器总线,则Vivado Synthesis不支持将寄存器合并到DSP48中。

要解决此问题,请将寄存器声明为一个寄存器总线,而不是单独声明它们。

请登录后发表评论

    没有回复内容