社区标签 FPGA-ChipDebug-第421页

标签

FPGA

帖子数

2.7W+

阅读量

47W+

等级-LV1-ChipDebug

7年前发布4次阅读

EPC1CP8和EPC1LC20器件的编程文件是否可以互换？

评分

等级-LV1-ChipDebug

7年前发布18次阅读

为什么Quartus II软件版本11.1SP2没有报告Arria V器件的VCC和VCCP值？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布4次阅读

我可以仿真altpriority_encoder宏功能吗？

评分

等级-LV1-ChipDebug

7年前发布6次阅读

在哪里可以找到有关Altera®Stratix®II器件系列中提供的设计安全功能的更多信息？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布32次阅读

为什么我无法在ALTGX_RECONFIG Megawizard中启用“启用连续写入重新配置所需的所有字”选项？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布9次阅读

在尝试生成SOPC Builder系统时，为什么会出现“错误：无法刷新PTF文件”？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布10次阅读

在我的Nios板上，为什么我的LCD显示器显示日文字符？

在Nios开发板，Cyclone ™ ，Stratix ™和Stratix Pro Editions上，共享一些送入Compact Flash连接器的信号。安装紧凑型闪存卡并且LCD显示器连接到J11时，会有一个拉高的信号，这会改变LCD显示器使用的字符集。如果在使用LCD模块时从连接器中取出小型闪存卡，...

评分

等级-LV1-ChipDebug

7年前发布20次阅读

为什么Quartus II软件应用Cyclone III M9K内存块读取问题修复了应用RAM Bit Reservation全局适配器设置Auto，Standard或Maximum时未报告容易出现位错误的内存实例？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布8次阅读

如何根据Stratix IV早期功耗估算器（EPE）工具主要部分报告的ICCXCVR电流确定每个收发器电源轨的电流要求？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布9次阅读

小负载的未对齐传输在SG-DMA上失败

Scatter Gather DMA SOPC Builder外设无法正确处理小负载的未对齐传输。有效负载长度小于数据宽度会导致错误的数据传输。解决/修复方法避免使用DMA器件传输小型有效负载。如果绝对必要，对于32位SG-DMA，最小长度为4个字节可确保正确传输数据。

评分

等级-LV1-ChipDebug

7年前发布5次阅读

如何在FLEX 10KA和FLEX 10KE器件上启用钳位二极管，以便在MAX + PLUS II软件中实现3.3-V PCI兼容性？

使用以下步骤在MAX + PLUS II软件中逐个引脚地在EPF10K10A，EPF10K30A和所有FLEX 10KE器件上启用钳位二极管。打开设计文件并选择所需的引脚。选择Assign-> Logic Options 。单击Individual Logic Options按钮。选中“PCI I / O”旁边的框。注意：如果...

评分

等级-LV1-ChipDebug

7年前发布4次阅读

APEX DSP开发板数据表版本1.3中是否存在任何已知错误？

是。表1显示了正确的滑动开关引脚输出信息。表1.滑动开关APEX引脚输出信号名称董事会名称 APEX Pin SWITCH6 SW3引脚1 R2 开关5 SW3针2 R1 交换机4 SW3引脚3 P6 交换机3 SW3引脚4 P5 计划在下一版本的数据表中更正此错误。

评分

等级-LV1-ChipDebug

7年前发布7次阅读

Nios™嵌入式处理器软件开发工具包（SDK）中的printf例程是否支持浮点数据类型？

Nios SDK有自己的printf例程实现，不包括对浮点类型的支持。由于大多数嵌入式应用程序不使用浮点数，因此删除了标准GNU printf中可用的浮点支持。处理浮点类型涉及增加的开销。使用标准printf例程将增加S-Record文件（ .srec ）大小（通常为64 KB）。如果需...

评分

等级-LV1-ChipDebug

7年前发布5次阅读

错误（10232）：altera_merlin_burst_uncompressor.sv（174）中的Verilog HDL错误：索引5不能超出向量“addr_width_burstwrap”的声明范围[4：0]

由于Quartus®II11.1及更高版本中的问题，在编译包含Qsys系统的设计时，您可能会看到类似于上述消息的错误。问题的根本原因与以下条件下的主地址宽度限制有关： address width <= burst count width + log 2 (number of symbols/burst) 解决/修复方法若要...

评分

等级-LV1-ChipDebug

7年前发布2次阅读

我可以在多个FLEX®器件联合测试操作组（JTAG）链中查看单个编程文件的校验和值吗？

是。您可以在多个FLEX器件JTAG链中查看各个编程文件的校验和值。然而，当MAX + PLUS®IIProgrammer是“多器件FLEX / JTAG链”模式下，你不能做到这一点。要查看JTAG链中任何单个编程文件的校验和值，请关闭“多器件FLEX / JTAG链”选项。然后，您可以将单个编...

评分

等级-LV1-ChipDebug

7年前发布2次阅读

我可以生成MAX + ^PLUS®II软件串行矢量文件（的.svf），9.6版？

不，MAX + PLUS II软件版本9.6无法成功生成.svf文件。要生成.svf文件，请执行以下操作：在MAX + PLUS II软件10.0或更高版本中生成.svf文件。下载Altera独立编程器（ASAP2）10.0版，并使用它来生成.svf文件。

评分

等级-LV1-ChipDebug

7年前发布12次阅读

HPS2FPGA网桥上的AXI事务主ID（12位）是什么？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布3次阅读

如何仿真Stratix V PCI Express Gen3 PIPE模式？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布13次阅读

为什么18×18位乘法器在实现中占用两个18×18位元件？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布1次阅读

如果在编译前在MAX +PLUS®II软件中选择了使用低电压配置EPROM选项，VCC连接到5.0 V会发生什么情况，反之亦然？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布2次阅读

Altera Installer GUI可能无法在运行SUSE Enterprise 11的系统上打开

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布11次阅读

如何选择Cyclone IV GX设计中使用哪种类型的PLL？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布2次阅读

错误（10430）：alt_cusp151_package.vhd上的VHDL主要单位声明错误

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布2次阅读

输入/输出缓冲区信息规范（IBIS）模型的c_comp（min / typ / max）数据如何与仿真器中的IV和VT曲线（min / typ / max）一起使用？

评分

等级-LV1-ChipDebug

7年前发布5次阅读

在MAX™9000器件的系统内编程期间，DIN4 / GOE引脚的状态是什么？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布15次阅读

Cyclone IV GX收发器入门套件有任何已知问题吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布11次阅读

Cyclone®IV器件手册：已知问题

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布7次阅读

如何在ModelSim-Altera波形窗口中显示断言标记？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

7年前发布6次阅读

我是否需要运行q2pt脚本来准备使用Synopsys PrimeTime软件进行时序验证的文件？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

7年前发布11次阅读

如何在Quartus II软件9.1 SP2中为Stratix IV GX EP4SGX530KF43器件启用配置/编程文件生成？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

上一页 1…419 420421422 423…889 下一页跳转