论坛标签 PCI-ChipDebug

标签

PCI

帖子数

14

阅读量

353

等级-LV2-ChipDebug

3年前发布28次阅读

[FPGA 实现及PCIe IP 核知识点] x86架构与PCI架构的关系

Most people think that PCI architecture is no use anymore and PCI slots have been removed from motherboard. However, this is not completed true. Actually, PCI architeture concept is used in whole x86 architecture.PCI architecture include tw...

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前发布30次阅读

地点北京，有偿请求xilinx的XC95288 ISA PCI总线驱动开发或排故

地点北京，有偿请求xilinx的XC95288 ISA PCI总线驱动开发或排故。qq：363020987

评分

等级-LV1-ChipDebug

6年前发布30次阅读

UltraScale + PCI Express集成模块（Vivado 2018.2） – 与Dell 5820/5810/7910系统的链接问题

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布40次阅读

用于PCI Express的Virtex-6集成块包装器v1.2 – 从ISE新源向导生成内核时出错

问题描述解决/修复方法（Xilinx答复32742）。修订记录

评分

等级-LV1-ChipDebug

6年前发布13次阅读

用于PCI Express的Virtex-6 FPGA集成块封装器v1.3 – 使用8通道2代集成块模式不支持的trn_rnp_ok_n信号

问题描述解决/修复方法（Xilinx答复33276）。修订记录

评分

等级-LV1-ChipDebug

6年前发布13次阅读

用于PCI Express的Virtex-6集成块封装器v1.2 – 当我实现使用512字节MPS功能的x8 Gen 2模式设计时，这会导致集成块的BRAM接口出现时序故障

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布18次阅读

用于PCI Express的Virtex-6集成块封装器v1.2 – 在x8 Gen 2模式下运行时不支持L1 PPM状态

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布12次阅读

用于PCI Express的Virtex-6集成块封装器v1.2 – 选择ML605开发板选件时不支持非默认用户界面频率

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布11次阅读

用于PCI Express的Virtex-6 FPGA集成块封装器v1.3 – VHDL示例设计和测试平台无法使用

问题描述已知问题：v1.3，v1.2 解决/修复方法（Xilinx答复33276）其他用于PCI Express的Virtex-6 FPGA集成块封装器v1.3已知问题和发行说明。修订记录

评分

等级-LV1-ChipDebug

6年前发布9次阅读

用于PCI Express的Virtex-6集成块包装器v1.2 – 在implement.bat文件中到UCF文件的路径不正确

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

6年前发布10次阅读

用于PCI Express的Virtex-6集成块封装器v1.2 – 在x8 Gen 2模式下，在块接口上trn_teof_n未使用trn_tsrc_dsc_n断言

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布99次阅读

用于PCI Express的Virtex-6集成块封装器v1.2 – 在x8 Gen 2模式下，在块接口上cfg_interrupt_n在cfg_interrupt_rdy_n之后断言额外周期

问题描述解决/修复方法（Xilinx答复32742）（Xilinx答复32742）。修订记录

评分

等级-LV1-ChipDebug

6年前发布15次阅读

用于PCI Express的Virtex-6 FPGA集成块封装器v1.4 – 用于v1.4版本的Virtex-6 HXT器件不支持x8 GEN2操作

问题描述解决/修复方法修订记录

评分

等级-LV2-ChipDebug

6年前发布25次阅读

PlanAhead – “警告：[HD-UCFReader 0]未知约束’BYPASS’指定……”

描述如果我为PCI / PCI-X设计导入UCF，则会出现以下警告： “警告：[HD-UCFReader 0]未知约束'BYPASS'指定;不对此约束执行检查（file = my_ucf.ucf，line = xx）” 解这个警告可以忽略不计;它只是通知您不会对此约束进行任何检查，也不会从UCF中删除它。

评分