论坛标签 xilinx-ChipDebug-第651页

标签

xilinx

帖子数

2W+

阅读量

24.2W+

等级-LV2-ChipDebug

6年前发布12次阅读

XC4000／A: XC4000和XC4000 A的比特流不兼容！

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布6次阅读

VST或VST38 6+给出“错误，无法加载基元”

描述下列错误可由OrCAD VST或VST／386 +发出：错误…无法加载基元解决方案这通常意味着您已经加载了VST库的错误版本。例如，您使用的是OrCAD 386，但具有旧的16位格式VST图书馆。如果你已经升级了你的系统，你也一定要遵循旧图书馆升级到32位格式的指示。

评分

等级-LV2-ChipDebug

6年前发布12次阅读

如何在获取状态窗口中查看更多的错误消息

描述PROPACTION有一个状态栏，它被分成两个部分：命令行和状态行。这两个部分可以对齐。与左边的命令行并排，或者在另一条上底部有命令行。解决方案状态栏部分的定位在初始化过程中进行控制。在PROSER \标准目录中找到的名为“工作视图.ini”的文件。将状态栏...

评分

等级-LV2-ChipDebug

6年前发布16次阅读

由Eddif2xNF创建的XNF文件包含高级符号而不是基元

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

6年前发布9次阅读

PLDYDA检查-无法评估属性，无法解决LCAA技术

描述当在Mutor示意图上运行CHECK函数时，显示以下警告：“警告：无法评估财产”模型在MIDROI上无法解析表达式符号LCAA技术警告：无法评估MIDROI中的属性坏三重格控制表达式无法解析表达式符号LCAA技术解决方案Minor中的所有Xilinx仿真模型都有一个与他们称为...

评分

等级-LV2-ChipDebug

6年前发布25次阅读

FPGA硬件——XC2000、XC3000、XC4000系列缺省配置IOBs（PULLUP）的默认配置

描述XC2000、XC3000和XC4000 I/O的默认配置是什么？解决方案在XC2000系列中，IOBs应该定义电压，这可以通过连接外部拉拔或外部信号来实现，或者通过用内部信号驱动PIN来实现。（参见第518, 1991页用户指南和教程）。在XC3000和XC4000的家庭中，如果IOB未被使...

评分

等级-LV2-ChipDebug

6年前发布16次阅读

XC2000／XC3000／XC4000／XC5200：什么设置，重置功能做2000。4000, 5200个触发器有哪些？

描述关键词解决方案由于在2, 3和4K族设备中触发器的体系结构差异，它们不具备相同的设置和重置能力；2000：FFS可以异步设置和重置。3000：FFS只能异步复位。400 0E/EX/XL/XV：FFS可以异步设置或复位，但不能同时设置或重置。3000：闩锁是不可靠的，因为潜在的...

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布30次阅读

FPGA配置-我如何重新配置一个3K/4K设备从菊花链？

描述一般描述：如何从一个菊花链重新配置一个3K/4K设备？解决方案有时需要在FPGA的菊花链中重新配置一个设备。这是可能的，尽管它需要对设计进行一些修改。在配置之前，用户可配置的引脚也被用作DIN和DOUT，应该在设计中连接在一起，以便在配置之后也存在连接...

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布21次阅读

过时的JTAG——在边界扫描配置中init引脚的状态是什么？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布16次阅读

QuickSim：无法解析表达式符号LCAA技术，将插入空模型

描述关键词：QuasSIM，LCAA技术，零模型紧迫性：标准一般描述：在Mutor 8中，调用时可能会出现与以下类似的错误Quicksim：//错误：无法解析表达式符号LCAA技术（来自：DDMS/EDM/EDM一般41//错误：实例：'/BLANK1’//在原始实例上访问模型属性。/可能是不良资...

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布20次阅读

WiR2xNF:SEC：未发现产品通用错误4：IWIIT失败的许可证

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布24次阅读

XDM：在XDM运行磁盘扫描程序以获得新安装的程序出现在菜单中

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布16次阅读

导师8。X-PLDYDA不能实例化组件，部分出现空白。可以选择组合，但没有位置。组件$LCA/ /不存在

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

6年前发布20次阅读

封装.插座、接触器、插座、引线成形的来源和信息

描述我在哪里可以找到销售套接字和包（CQFP部件）的供应商列表，可以与Xilinx FPGA和CPLDS一起使用？解决方案UG112，设备包装用户指南，包含一个附加信息的插座制造商表。HTTP://www. xLimx.COM/Sputto/DooptActudi/UsSeruGueStudi/UG112.PDF表列出了已知为Xi...

评分

等级-LV2-ChipDebug

6年前发布20次阅读

FPGA配置- init变低，地址保持递增（主并行）

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

6年前发布21次阅读

VST在模拟时会被卡住或停车

描述在启动VST模拟器之后，它表示& lt & & lt；运行& gt；& gt；然后挂起。解决方案一个可能的原因是刺激文件中的无限循环。例如，刺激定义为：100：跳：100（在时间100，跳到时间100）这将导致模拟器在时间100被卡住。另一个可能的原因...

评分

等级-LV2-ChipDebug

6年前发布18次阅读

XC2000／XC3000／XC4000／XC5200：FPGA解耦电容器

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

6年前发布17次阅读

XC4000：与BUFGP和BUFGS的连接表

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布13次阅读

XC3100：直接连接的定时

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布18次阅读

初始化Mutor QuixSIM仿真：全局重置信号的网名

描述关键词：初始化，QuickSim，模拟，全球紧迫性：标准一般描述：在Quicksim的模拟开始时，全局重置网络必须是脉冲的。在设计中初始化所有触发器。这个网叫什么名字？解决方案这是一个用于全局重置网络的不同信号名称的列表：XC2000：//GuangalReSeB（活动Lo...

评分

等级-LV2-ChipDebug

6年前发布41次阅读

XC4000：TBUFS的五种配置

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布47次阅读

FPGA配置-做不高；一般XC4000调试提示

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布100次阅读

ViVADO——我如何在VIVADO IDE中创建自定义的TCL命令和相应的GUI按钮？

描述有一个我经常使用的特定的TCL命令。有没有办法在ViVADO IDE中创建一个按钮来自动执行这个命令？解决方案这个特性在VIVADO设...

ViVADO——我如何在VIVADO IDE中创建自定义的TCL命令和相应的GUI按钮？-ChipDebug

评分

等级-LV2-ChipDebug

6年前发布42次阅读

HDCP 2.2 – VIVADO 2013.1工具和后期版本的发布说明和已知问题

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV2-ChipDebug

6年前发布110次阅读

xilinx FPGA请教一个程序下载后配置成功程序不能运行，但是修改一个计数器复位初值重新生成MCS，就能启动运行了

各位大神有遇到过一个程序下载后配置成功，但是程序不运行，但是修改一下无关紧要的程序，重新生成MCS，就能启动运行了FPGA： Spartan6-LX9配置芯片：XCF04S配置芯片
各位大神有遇到过一个程序下载后配置成功，但是程序不运行，但是修改一下无关紧要的程...

评分

等级-LV2-ChipDebug

6年前发布122次阅读

XILINX FPGA识别不到USB下载线请问怎么处理？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

6年前发布83次阅读

xilinx 的FIFO的ip核有类似altera的show-ahead没?

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

6年前发布100次阅读

XILINX FPGA使用ise的rom核，modelsim独立仿真的结果数据不变，地址在变化，求教下哪块出了问题？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV2-ChipDebug

6年前发布104次阅读

XILINX FPGA的 AXI3 转换成 AXI4 ，请问能否将多个 16-beats 的 bursts 接成一个 256-beats 的 burst 呢？

XILINX FPGA的 AXI3 转换成 AXI4 ，请问能否将多个 16-beats 的 bursts 接成一个 256-beats 的 burst 呢？

XILINX FPGA的 AXI3 转换成 AXI4 ，请问能否将多个 16-beats 的 bursts 接成一个 256-beats 的 burst 呢？-ChipDebug

评分

等级-LV3-ChipDebug

7年前发布696次阅读

xilinx FPGA 中如何将一个1-4MHZ的频率进行倍频？

请教一下大家，我需要将一个输入频率为1-4MHZ的时钟，倍频4倍呢，即输出频率随输入频率在4~16M的范围内变化。可是PLL的XILINX 的IP核需要填上输出时钟，那输出频率不是被固定死了吗？

等级-LV2-ChipDebug

PLL的输入和输出可以抽象为是一个比例关系，例如你就填2M输入，8M输出，实际上你输入1-4M，那么输出就会在4~16M内变动。不过我没试过，不确定1-4M这么低的频率PLL能不能锁定，另外，锁定时间未知。

评分

上一页 1…649 650651652 下一页跳转