如何快速生成Verilog代码文件列表（附开源C代码）

241314

用工具建工程对Verilog进行仿真、综合或者其它操作时，在写脚本的时候常常需要工程中Veriog文件的列表，若工程中.v文件过多，则常常需要手动编写文件列表。本文教给大家用C语言简单写的一个自动生成某个文件夹下所有.v文件列表的方法。

使用说明

环境：Windows 7操作系统或其它常用Windows操作系统
编译器：DEV C++或其它
使用方法：随便找个C语言的编译器，静态编译生成exe文件后，可随意拷贝至某文件夹下，双击运行，等待输出rtl.f文件即可。

使用举例：将生成的exe文件拷贝至C:modeltech64_10.4目录下，双击运行，如下动图。

图片[1]-如何快速生成Verilog代码文件列表（附开源C代码）-ChipDebug

生成的rtl.f打开后如下图所示。

图片[2]-如何快速生成Verilog代码文件列表（附开源C代码）-ChipDebug

另外，该代码提供了一种操作Windows系统路径的操作方法，可以简单修改一下，用作它用。如找到某种类型的文件或某个文件进行拷贝、转移、修改、删除等操作。

源代码

版本更新记录

版本号：V1.1.2
更新日期：2013-07-17
14:46:46 修改代码，扩展name的长度为800，可以处理长路径的情况

版本号：V1.1.1
更新日期：2013-05-18
10:55:38  修改代码，添加判断语句&& (j==k-2)，避免.vhd等文件也被列出来

版本号：V1.1.0
更新日期：2013-02-10
14:49:55 已添加对文件名进行判断，能够自动的将当前路径下的所有文件及子文件夹下的.v文件列举出来。

© 版权声明
文章版权归作者和本站所有，未经允许请勿转载。
THE END
FPGA CPLD
喜欢就支持一下吧
点赞14 分享
sigstar的头像-ChipDebug
相关推荐
如何快速生成Verilog代码文件列表（附开源C代码）-ChipDebug
如何快速生成Verilog代码文件列表（附开源C代码）
如何快速生成Verilog代码文件列表（附开源C代码）
1年前 413
高速LVDS (非serdeds)实现HDMI TX TMDS verilog 源码-ChipDebug
高速LVDS (非serdeds)实现HDMI TX TMDS verilog 源码
高速LVDS (非serdeds)实现HDMI TX TMDS verilog 源码
2年前 357
使用 FPGA XILINX ALTERA INTEL 开发HDMI 之 Hot Plug Detection, DDC, and EDID-ChipDebug
使用 FPGA XILINX ALTERA INTEL 开发HDMI 之 Hot Plug Detection, DDC, and EDID
使用 FPGA XILINX ALTERA INTEL 开发HDMI 之 Hot Plug Detection, DDC, and EDID
2年前 207
使用 FPGA XILINX ALTERA INTEL 开发HDMI 之FRL模式-ChipDebug
使用 FPGA XILINX ALTERA INTEL 开发HDMI 之FRL模式
使用 FPGA XILINX ALTERA INTEL 开发HDMI 之FRL模式
2年前 180
使用 FPGA XILINX ALTERA INTEL 开发HDMI 之ARC与EARC您需要知道的一切-ChipDebug
使用 FPGA XILINX ALTERA INTEL 开发HDMI 之ARC与EARC您需要知道的一切
使用 FPGA XILINX ALTERA INTEL 开发HDMI 之ARC与EARC您需要知道的一切
2年前 152
使用 FPGA XILINX ALTERA INTEL 开发HDMI 之HDCP-ChipDebug
使用 FPGA XILINX ALTERA INTEL 开发HDMI 之HDCP
使用 FPGA XILINX ALTERA INTEL 开发HDMI 之HDCP
2年前 147
评论 共2条

请登录后发表评论

    只看作者
用户封面
sigstar的头像-ChipDebug