ipqsn-ChipDebug

ipqsn-ChipDebug

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

发布开通会员

黄金会员

全站资源约8折购买
部分内容免费阅读
VIP用户专属版块

开通黄金会员

钻石会员

全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导

开通钻石会员

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский

首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具New

开通会员尊享会员权益

更多资料
搜索内容

等级-LV1-ChipDebug

他很忙，正在debug...

商品列表

文章0
收藏0
评论18
版块0
帖子31
粉丝0

最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏

等级-LV1-ChipDebug

8年前发布293次阅读

LATTICE FPGA综合参数时报警告 unsupported property怎么解决？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

8年前发布277次阅读

cycloneV DDR3的硬核调试，local_init_done始终为低，是为什么啊？

该帖子内容已隐藏，请登录后查看

登录后继续查看

评分

等级-LV1-ChipDebug

8年前发布258次阅读

ALTERA FPGA 怎么读取识别芯片的唯一编码（DNA）？

ALTERA FPGA 怎么读取DNA？就是识别芯片的唯一编码，XILINX下叫DNA，ALTERA没有吗？我想读取这个码，来识别不同的机子，有吗?

评分

等级-LV1-ChipDebug

3年前更新249次阅读

Modelsim的仿真之路（多个库的使用）

准备
在Modelsim系列的第一篇有讲到过，在modelsim中，库分为了工作库和资源库，本篇将介绍如何进行资源库的使用。
在开始前，先...

Modelsim的仿真之路（多个库的使用）-ChipDebug

Modelsim的仿真之路（多个库的使用）-ChipDebug

Modelsim的仿真之路（多个库的使用）-ChipDebug

+10

Modelsim的仿真之路（多个库的使用）-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新248次阅读

Modelsim的仿真之路（代码覆盖率）

01
对于仿真的激励测试，其实会有代码覆盖率一说，不过我们平常可能更多是功能覆盖，代码覆盖估计关注的人要少些，不过作为相对...

Modelsim的仿真之路（代码覆盖率）-ChipDebug

Modelsim的仿真之路（代码覆盖率）-ChipDebug

Modelsim的仿真之路（代码覆盖率）-ChipDebug

+23

Modelsim的仿真之路（代码覆盖率）-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

8年前发布244次阅读

请问LATTICE的XO2\XO3(CPLD\FPGA) 器件怎样执行加密操作？

我看了XO2\XO3的器件手册，上面说可以对器件进行加密操作，可是没有找到具体的操作步骤，在diamond软件的help里面也只看到一些简短的说明，并且里面提到的菜单选项在3.10版本的软件里根本没有。

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

3年前更新230次阅读

Modelsim的仿真之路（开始搞“波形”啦~）

闲序
忙了比较长的一段时间，又可以接着续上一些记录了，对于Modlsim的工程之类的操作也都已经有所涉及，现在该开始具体仿真图的...

Modelsim的仿真之路（开始搞“波形”啦~）-ChipDebug

Modelsim的仿真之路（开始搞“波形”啦~）-ChipDebug

Modelsim的仿真之路（开始搞“波形”啦~）-ChipDebug

+19

Modelsim的仿真之路（开始搞“波形”啦~）-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

3年前更新208次阅读

Modelsim的仿真之路（基础仿真流程）

前言
缓了一段时间，该接着开始系列记录了，这一次将开始ModelSim的仿真之路，对于学FPGA或者从业于该行业的人来说，仿真是必不...

Modelsim的仿真之路（基础仿真流程）-ChipDebug

Modelsim的仿真之路（基础仿真流程）-ChipDebug

Modelsim的仿真之路（基础仿真流程）-ChipDebug

+30

Modelsim的仿真之路（基础仿真流程）-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

8年前发布201次阅读

ALTERA FPGA的PLL的输入始终必须是从外部专用时钟管脚输入吗？

该帖子内容已隐藏，请评论后查看

登录后继续评论

评分

等级-LV1-ChipDebug

3年前更新187次阅读

Modelsim的仿真之路（Memory小技能）

续上
许久没更新了，间歇性来写写，还是继续Modelsim中关于内存的操作，涉及的文件可在文末自行获取，本篇对应memory的文件夹。
...

Modelsim的仿真之路（Memory小技能）-ChipDebug

Modelsim的仿真之路（Memory小技能）-ChipDebug

Modelsim的仿真之路（Memory小技能）-ChipDebug

+30

Modelsim的仿真之路（Memory小技能）-ChipDebug

FPGA常见问题

评分

等级-LV1-ChipDebug

8年前发布181次阅读

有人遇到过modelsim，运行一段时间，就自动闪没了的情况吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

FPGA常见问题

评分

等级-LV1-ChipDebug

8年前发布179次阅读

lattice的FIFO full信号好像是有bug？既空又满。

lattice的FIFO full信号好像是有bug对不？好像遇到几次了既空又满我遇到过几次，复位之后full信号一直拉高，还出现过空满同时有效？ Ecp3的器件。

Lattice-莱迪斯

评分

chipdebug是一个专业的芯片开发调试分享社区，这里是电子工程师分享开发资料，调试经验的社区。
合作、删帖请联系 admin@chipdebug.com
Copyright © 2022 · ChipDebug · 由 ChipDebug 强力驱动.

在手机上浏览此页面

登录

没有账号？立即注册

邮箱

验证码

记住登录账号密码登录

用户名/手机号/邮箱

登录密码

记住登录找回密码 | 免密登录

注册

已有账号，立即登录

设置用户名

手机号或邮箱

验证码

设置密码

重复密码

注册即表示同意用户协议、隐私声明

欢迎光临！

ChipDebug入站需知

如发现帐号发垃圾帖或垃圾评论的一律封号！

ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行注册

登录注册找回密码积分规则