首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
2733
更多资料
搜索内容
comehope
4枚徽章
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
6
版块
0
帖子
28
粉丝
0
发布
28
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
comehope
4年前发布
108次阅读
关注
最全最详细的INTEL ALTERA FPGA入门视频教程 1.8G
1.[Altera.FPGA入门及提高教程]Altera产品和资源入门指南.zip10.[Altera.FPGA入门及提高教程]Quartus.II.软件中的原理图设计.zip11.[Altera.FPGA入门及提高教程]Quartus.II.软件中的仿真.zip12.[Altera.FPGA入门及提高教程]SignalTap.II.逻辑分析仪的使用.zip...
Altera-Intel
1
10
分享
comehope
3年前更新
63次阅读
关注
深入浅出玩转 FPGA 高清完整版 329页 书签版
该帖子部分内容已隐藏
付费阅读
已售 3
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
FPGA CPLD资料源码分享
评分
3
分享
comehope
4年前发布
82次阅读
关注
altera FPGA CPLD 设计 基础篇.pdf
Altera-Intel
评分
2
分享
comehope
4年前发布
67次阅读
关注
FPGA CPLD 设计工具 Xilinx ISE 使用详解.pdf
下载链接： 美国赛灵思公司（Xilinx）是全球领先的可编程逻辑完整解决方案的供应商，赛灵思研发、制造并销售应用范围广泛的高级集成电路、软件设计工具以及作为预定义系统级功能的 IP（Intellectual Property）核。赛灵思公司成立于 1984 年，首创了现场可编...
Xilinx-AMD
评分
2
分享
comehope
7年前发布
221次阅读
关注
请问LATTICE FPGA软年diamond怎么把自己写的code封装成类似IP的文件?
如题，请教LATTICE FPGA软年diamond怎么把自己写的code封装成类似IP的文件?
Lattice-莱迪斯
评分
2
分享
comehope
3年前更新
100次阅读
关注
FPGA设计实战演练 逻辑篇 pdf
该帖子部分内容已隐藏
付费阅读
已售 2
5
积分
黄金会员
4
钻石会员
3
登录购买
此内容为付费阅读，请付费后查看
FPGA CPLD资料源码分享
评分
1
分享
comehope
7个月前更新
7次阅读
关注
2，nRF52xx蓝牙学习(蓝牙工程包 SDK 详解)
一、什么是 SDK
什么是 SDK，认识这个问题对应我们开发项目是有极大的帮助的，这章就来介绍下官方是 SDK17 这个版本的结构...
ELink墨水屏电子纸
评分
回复
分享
comehope
3年前更新
47次阅读
关注
ASYNC_REG 属性
ASYNC_REG属性一般用于跨时钟域的数据同步上，该属性指定：寄存器可以接受异步数据或者该寄存器是一个位于同步链上的同步寄存器...
Xilinx-AMD
评分
回复
分享
comehope
3年前更新
146次阅读
关注
如何禁止vivado自动生成 bufg
方法 1
在 自动生成bufg 的出发引脚，设置net 的属性 ：
set_property CLOCK_BUFFER_TYPE NONE [get_nets -of_object [get_p...
Xilinx-AMD
评分
回复
分享
comehope
3年前更新
697次阅读
关注
VCS常用仿真选项开关及步骤总结
本文转自：https://blog.csdn.net/qq_41394155/article/details/81486760；作者：OnePlusZero1.VCS的仿真选项分编译（compile-time）选项和运行（run-time）选项1.1 VCS常用的编译选项-assert dumpoff | enable_diag | filter_past定义SystemVerilog断言（...
FPGA常见问题
评分
回复
分享
comehope
2年前更新
507次阅读
关注
仿真编译性能优化（VCS 高级特性）
1简介冗长的编译和仿真，对于稍大的工程，编译加上仿真可能需要1个小时以上并且占用大量内存，而跑回归更是消耗大量的时间以及内...
Anlogic-安路
评分
回复
分享
comehope
6个月前更新
18次阅读
关注
大佬tsl0092的nrf52811墨水屏4.2寸EPD_service.c文件学习
EPD_service.c文件代码如下 ：/* Copyright (c) 2012 Nordic Semiconductor. All Rights Reserved. * * The information contain...
ELink墨水屏电子纸
评分
回复
分享
加载更多
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
