首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
249W+
75
33
更多资料
搜索内容
chipdebug
12枚徽章
管理员
超级版主
他很忙，正在debug...
关注
商品列表
文章
7
收藏
0
评论
499
版块
20
帖子
408
粉丝
33
发布
408
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
chipdebug
4年前更新
4191次阅读
关注
精
MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载
作者：Rock.Ding（莱迪思半导体公司）关键字：MCU, JTAG, 在线编程, CPLD。前言CPLD(Complex Programmable Logic Device)复杂可...
Lattice-莱迪斯
7
79
分享
chipdebug
4年前更新
3718次阅读
关注
精
为什么verilog 仿真输出都是红线
经常有学习Verilog的新人问我：为什么我仿真的时候发现所有的模块输出都是红线？一开始我都还是不厌其烦地帮助大家一点点分析代码，因为红线在仿真器中代表不确定态，而不确定态的成因是多种多样的。但是看过了无数新人案例后我发现，其实新人出现这种问题的...
Anlogic-安路
8
40
分享
chipdebug
3年前更新
702次阅读
关注
Quartus IP核破解及相关IP核代码
altera 提供了很多的IP核，在开发FPGA项目时候可以大大提高效率，但是网上的证书只有NIOS II 的授权。如何获取全部授权呢？
其实很简单，打开license.DAT
应该是这样：
FEATURE quartus alterad 2037.12 permanent uncounted 385FB2185EE1
Altera-Intel
2
37
分享
chipdebug
4年前更新
1674次阅读
关注
XILINX FPGA vivado 2018.3及任意版本 license下载
任意版本实测可用，有效期到2037年，下载链接如下：
Xilinx-AMD
评分
20
分享
chipdebug
4年前更新
1327次阅读
关注
精
FPGA实现基于LUT（查找表）的DDS的设计(含matlab和verilog源码)
基于LUT的DDS的设计DDS(Direct Digital Synthesis)直接数字频率合成技术由USA J.Tierncy首先提出。它是一种以数字信号处理理论为...
+1
FPGA常见问题
4
15
分享
chipdebug
1年前更新
590次阅读
关注
Cordic算法FPGA实现距离计算distance=√(x^2+y^2 )(含python和verilog代码)
该帖子内容已隐藏
付费阅读
30
积分
黄金会员
28
钻石会员
26
登录购买
此内容为付费阅读，请付费后查看
FPGA常见问题
评分
14
分享
chipdebug
2年前更新
329次阅读
关注
RK3588开发资料分享，含软件SDK，硬件参考图纸，用户手册
该帖子部分内容已隐藏
付费阅读
已售 5
20
积分
黄金会员
18
钻石会员
16
登录购买
此内容为付费阅读，请付费后查看
Rockchip-瑞芯微
-1
9
分享
chipdebug
2年前更新
561次阅读
关注
在FPGA上实现轻量级的AXI-4接口的DDR3控制器开源代码
该帖子部分内容已隐藏
付费阅读
已售 5
30
积分
黄金会员
25
钻石会员
20
登录购买
此内容为付费阅读，请付费后查看
FPGA开源项目
-3
8
分享
chipdebug
2年前更新
529次阅读
关注
可以在各种FPGA上运行的开源逻辑分析仪
该帖子部分内容已隐藏
付费阅读
已售 2
50
积分
黄金会员
45
钻石会员
40
登录购买
此内容为付费阅读，请付费后查看
FPGA开源项目
3
8
分享
chipdebug
4年前发布
35次阅读
关注
2048点FFT verilog 源码
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录
注册
FPGA CPLD资料源码分享
评分
7
分享
chipdebug
2年前更新
362次阅读
关注
在Xilinx Artix-7 FPGA上实现DP接口（DisplayPort）的开源代码
该帖子部分内容已隐藏
付费阅读
已售 4
10
积分
黄金会员
9
钻石会员
8
登录购买
此内容为付费阅读，请付费后查看
FPGA开源项目
评分
7
分享
chipdebug
4年前更新
219次阅读
关注
FPGA实现曼彻斯特编码和解码
曼彻斯特编码是一种简单的编码方案，可将基本比特流转换为串行传输。这对于确保可以使用特定带宽进行数据传输非常有用，因为无论...
FPGA常见问题
评分
7
分享
加载更多
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
