首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
249W+
75
33
更多资料
搜索内容
chipdebug
12枚徽章
管理员
超级版主
他很忙，正在debug...
关注
商品列表
文章
7
收藏
0
评论
499
版块
20
帖子
408
粉丝
33
发布
408
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
chipdebug
3年前更新
702次阅读
关注
Quartus IP核破解及相关IP核代码
altera 提供了很多的IP核，在开发FPGA项目时候可以大大提高效率，但是网上的证书只有NIOS II 的授权。如何获取全部授权呢？
其实很简单，打开license.DAT
应该是这样：
FEATURE quartus alterad 2037.12 permanent uncounted 385FB2185EE1
Altera-Intel
2
37
分享
chipdebug
4年前更新
1674次阅读
关注
XILINX FPGA vivado 2018.3及任意版本 license下载
任意版本实测可用，有效期到2037年，下载链接如下：
Xilinx-AMD
评分
20
分享
chipdebug
4年前更新
63次阅读
关注
分享个wishbone接口的HDLC 协议 VHDL源码
前面分享了一个HDLC协议源码https://chipdebug.com/forum-post/40912.html，这里再分享个wishbone接口的HDLC 协议 verilog 源码...
FPGA开源项目
评分
2
分享
chipdebug
4年前更新
65次阅读
关注
HDLC (High-level Data Link Control) VHDL 源码分享
HDLCHDLC（高级数据链路控制）是一组用于在点对点节点之间传输同步数据包的协议。在这个控制器中，数据被组织成帧。HDLC 协议位...
FPGA开源项目
评分
2
分享
chipdebug
4年前更新
4191次阅读
关注
精
MCU模拟JTAG接口对LATTICE CPLD进行在线编程加载
作者：Rock.Ding（莱迪思半导体公司）关键字：MCU, JTAG, 在线编程, CPLD。前言CPLD(Complex Programmable Logic Device)复杂可...
Lattice-莱迪斯
7
79
分享
chipdebug
4年前更新
205次阅读
关注
FPGA时序分析笔记（一）
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录
注册
FPGA常见问题
评分
2
分享
chipdebug
3个月前更新
52次阅读
关注
纯小白对大佬tsl0092的nrf52811墨水屏时钟全刷改局刷的探索
由于本人是纯小白，在github上下载了大佬tsl0092的一个开源代码，此代码为蓝牙nrf52811为主控的墨水屏日历及时间显示代码，日历是每天全刷一次，非常好，时间是每分钟全刷一次，感觉有点不实用，每分钟都要闪几秒，而且非常耗电，大佬也不愿开放局刷代码，...
ELink墨水屏电子纸
评分
1
分享
chipdebug
4年前更新
121次阅读
关注
适用于xilinx FPGA的 FTDI FT245 同步异步 FIFO 桥接源码
FTDI FT245 同步/异步 FIFO 桥该组件提供了从 FTDI 异步或同步 FIFO 接口（例如在 FT245 或 FT2232 上找到）到 AXI4 主设备和 GPIO 接口的桥接。FT2232 等设备必须使用 FTDI 的 FT_PROG EEPROM 编程工具切换到 FIFO 模式。支持它的 FTDI 设备的异步和同步模式...
FPGA开源项目
评分
2
分享
chipdebug
4年前更新
295次阅读
关注
xilinx FPGA 如何使向量乘法映射到DSP58中？
相比于 DSP48 , Versal ACAP 中的 DSP58 功能更加多样化，同时 Fmax也有很大提升 。我们将关注点放在DSp58 的向量乘法功能上。先...
Xilinx-AMD
评分
4
分享
chipdebug
1年前更新
590次阅读
关注
Cordic算法FPGA实现距离计算distance=√(x^2+y^2 )(含python和verilog代码)
该帖子内容已隐藏
付费阅读
30
积分
黄金会员
28
钻石会员
26
登录购买
此内容为付费阅读，请付费后查看
FPGA常见问题
评分
14
分享
chipdebug
4年前更新
3718次阅读
关注
精
为什么verilog 仿真输出都是红线
经常有学习Verilog的新人问我：为什么我仿真的时候发现所有的模块输出都是红线？一开始我都还是不厌其烦地帮助大家一点点分析代码，因为红线在仿真器中代表不确定态，而不确定态的成因是多种多样的。但是看过了无数新人案例后我发现，其实新人出现这种问题的...
Anlogic-安路
8
40
分享
chipdebug
3年前发布
355次阅读
关注
如何将多个中断连接到Zynq-7000 PS的IRQ_F2P？
最近在项目中需要连接多个自定义AXI设备，发现没办法将多个中断都连接到IRQ_F2P上，后来查阅资料发现要这么做：1.在 Processor S...
Xilinx-AMD
评分
1
分享
加载更多
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
