应该是时序问题，布局布线的时候影响了
wire 类型 /synthesis keep/reg 类型 /synthesis noprune/
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站 欢迎您的到来！如果您没有帐户请先点击下方按钮进行注册
应该是时序问题，布局布线的时候影响了