首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
3857
更多资料
搜索内容
yuanxiaowa
3枚徽章
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
3
版块
0
帖子
17
粉丝
0
发布
17
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
yuanxiaowa
1年前更新
37次阅读
关注
CRC算法原理与实现09——C语言计算任意CRC
转自徐晓康的博客CRC算法原理与实现01——概述CRC算法原理与实现02——数学原理与模2运算CRC算法原理与实现03——参数说明、计算...
Anlogic-安路
评分
回复
分享
yuanxiaowa
1年前更新
838次阅读
关注
CRC算法原理与实现05——并行计算公式推导
转自徐晓康的博客CRC算法原理与实现01——概述CRC算法原理与实现02——数学原理与模2运算CRC算法原理与实现03——参数说明、计算...
+63
Anlogic-安路
评分
回复
分享
yuanxiaowa
1年前更新
78次阅读
关注
CRC算法原理与实现08——Verilog多步计算任意CRC
转自徐晓康的博客CRC算法原理与实现01——概述CRC算法原理与实现02——数学原理与模2运算CRC算法原理与实现03——参数说明、计算...
+11
Anlogic-安路
评分
回复
分享
yuanxiaowa
1年前更新
275次阅读
关注
CRC算法原理与实现07——Verilog单步计算任意CRC
转自徐晓康的博客CRC算法原理与实现01——概述CRC算法原理与实现02——数学原理与模2运算CRC算法原理与实现03——参数说明、计算...
+15
Anlogic-安路
评分
回复
分享
yuanxiaowa
1年前更新
82次阅读
关注
CRC算法原理与实现06——自编Python计算任意CRC
转自徐晓康的博客CRC算法原理与实现01——概述CRC算法原理与实现02——数学原理与模2运算CRC算法原理与实现03——参数说明、计算...
+1
Anlogic-安路
评分
回复
分享
yuanxiaowa
1年前更新
75次阅读
关注
CRC算法原理与实现04——软硬件实现方法简介
转自徐晓康的博客CRC算法原理与实现01——概述CRC算法原理与实现02——数学原理与模2运算CRC算法原理与实现03——参数说明、计算...
Anlogic-安路
评分
回复
分享
yuanxiaowa
1年前更新
292次阅读
关注
CRC算法原理与实现03——参数说明、计算步骤与应用场景
转自徐晓康的博客CRC算法原理与实现01——概述CRC算法原理与实现02——数学原理与模2运算CRC算法原理与实现03——参数说明、计算...
+5
Anlogic-安路
评分
回复
分享
yuanxiaowa
1年前更新
178次阅读
关注
Verilog语法解析——位宽截断补齐机制与十进制数的表示方法
前言
之前写过一个Verilog功能模块——符号位扩展，功能是将位宽小的有符号数赋值给位宽大的有符号数，保证数值不变。后来我发现...
+7
Anlogic-安路
评分
回复
分享
yuanxiaowa
1年前更新
247次阅读
关注
Cadence复用电路原理图及其PCB布局
前言
有些电路原理图是固定的，PCB布局也大体固定。这时候就会想，如果能把原理图和PCB布局联合起来就好了，画好原理图后，画PCB...
+17
PCB设计
评分
回复
分享
yuanxiaowa
1年前更新
155次阅读
关注
CRC算法原理与实现02——数学原理与模2运算
转自徐晓康的博客CRC算法原理与实现01——概述CRC算法原理与实现02——数学原理与模2运算CRC算法原理与实现03——参数说明、计算...
+3
Anlogic-安路
评分
回复
分享
yuanxiaowa
1年前更新
116次阅读
关注
CRC算法原理与实现01——概述
转自徐晓康的博客CRC算法原理与实现01——概述CRC算法原理与实现02——数学原理与模2运算CRC算法原理与实现03——参数说明、计算...
Anlogic-安路
评分
回复
分享
yuanxiaowa
3年前更新
113次阅读
关注
Vivado 约束 – 为什么以及何时需要 set_multicycle_path 来约束输入和输出路径？
Vivado 约束 - 为什么以及何时需要 set_multicycle_path 来约束输入和输出路径？
当默认的最差要求基于源时钟和目标时钟之间的波...
Xilinx-AMD
评分
回复
分享
加载更多
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
