首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
502
更多资料
搜索内容
boxFPGA
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
0
版块
0
帖子
6
粉丝
0
发布
6
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
boxFPGA
3年前更新
87次阅读
关注
免费分享三本FPGA设计CPU的书籍
该帖子部分内容已隐藏
付费阅读
已售 1
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
FPGA CPLD资料源码分享
评分
2
分享
boxFPGA
3年前更新
135次阅读
关注
Xilinx FPGA RAM Address Collision 地址冲突（又称写穿透）
Address collision 指的是RAM的两个port同时访问相同的地址可能导致数据发生错误的情况。在Xilinx中，不同的RAM，不同的RAM配置会导致address collision时不同的数据结果。Distributed RAM对于DRAM，写数据是 synchronous write，需要一个时钟周期， 读数据是...
Xilinx-AMD
评分
回复
分享
boxFPGA
3年前更新
145次阅读
关注
FPGA ISP Bayer与常见颜色空间转换
前言FPGA实现ISP（Image Signal Processor）过程中，在图像接收、处理、传输过程中往往会接触到各种各样的图像格式，比如接收图...
+12
FPGA常见问题
评分
回复
分享
boxFPGA
3年前更新
30次阅读
关注
ZYNQ-延迟打拍
//对图像矩阵数据的计算共耗时5个周期，
//所以要将控制信号延时5个周期
always@(posedge clk or negedge rst_n) begin if(!rst_n) begin matrix_frame_vsync_dly <= 0; matrix_frame_href_dly <= 0; matrix_frame_clken_dly <= 0; end else begin m...
Xilinx-AMD
评分
回复
分享
boxFPGA
3年前更新
74次阅读
关注
SystemVerilog-时序逻辑建模（4）同步和异步复位
Part1数字硬件建模SystemVerilog-时序逻辑建模（4）同步和异步复位数字门级电路可分为两大类：组合逻辑和时序逻辑。锁存器是组合...
+5
FPGA常见问题
评分
回复
分享
boxFPGA
3年前更新
31次阅读
关注
莱迪思动态前瞻：开发者大会即将到来
备受期待的莱迪思开发者大会即将到来，莱迪思也刚刚公布了大会的全部议程。在12月5日至7日的三天时间内将举办一系列精彩的主题演...
Lattice-莱迪斯
评分
回复
分享
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
