首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
22.3W+
1
更多资料
搜索内容
Altera_wiki
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
7
版块
0
帖子
1.7W+
粉丝
1
发布
16956
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
Altera_wiki
4年前更新
2994次阅读
关注
如何将QuartusII桌面中的窗口重置为默认设置？
在Quartus®II软件包括一个功能通过删除您对桌面进行的所有更改，以恢复整个桌面的默认设置。如果您通过将可移动窗口移动到可视屏幕区域之外而意外丢失了可停靠窗口，则可以使用此选项。要删除对可停靠窗口所做的所有更改并将默认设置恢复到桌面的其余部分，...
Altera-Intel
评分
回复
分享
Altera_wiki
8年前发布
988次阅读
关注
13.2 Verilog $ clog2函数实现不正确
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录
注册
Altera-Intel
评分
1
分享
Altera_wiki
8年前发布
503次阅读
关注
Kintex-7 FPGA KC705评估套件 – 电路板调试清单
描述 KC705评估板清单可用于调试与电路板相关的问题，并确定是否是下一步请求电路板的RMA。 在完成KC705电路板调试清单之前，请...
+23
Altera-Intel
评分
回复
分享
Altera_wiki
8年前发布
404次阅读
关注
什么是过时的PLExxxx或PLMxxxx适配器的替换适配器？
以下列表显示哪些PLE xxxx适配器已过时及其替换适配器（ x表示适配器的包类型）： PLEx330 - 已废弃 - >器件已过时 PLEx448 - 已废弃 - >器件已过时 PLEx630 - 已废弃 - >器件已过时 PLEx1810 - 已过时 - > PLMJ1810 PLEx2001 - 已过时 - >器...
Altera-Intel
评分
回复
分享
Altera_wiki
8年前发布
362次阅读
关注
ncelab：* E，CUVMUR：设计单元'{* Name Protecte d *}’的实例'{* Name Protected *}’在'{* Name Protected *}中未解析。{*名称受保护*}：{*名称受保护*}”
问题描述当我使用一步流程（ncverilog流程）运行HardIP NCSIM仿真时，我在详细说明secureip期间得到了以下内容（使用ncverilog -f $ XILINX / secureip / ncsim / ncsim_secureip_cell.list.f编译）。我该如何解决？ ncelab：* E，CUVMUR：设计单元'{* Name P...
Altera-Intel
评分
回复
分享
Altera_wiki
8年前发布
361次阅读
关注
ncelab：* F，CUMSTS：一个或多个模块上缺少时间刻度指令
由于Quartus®II12.0 SP1及更高版本中的问题，生成的XAUI HDL文件可能缺少时间刻度选项。这可能导致Cadence NC-Sim仿真器在精化过程中产生以下错误。 ncelab: *F,CUMSTS: Timescale directive missing on one or more modules 解决/修复方法要解决此问题，请...
Altera-Intel
评分
回复
分享
Altera_wiki
8年前发布
353次阅读
关注
Zynq-7000示例设计 – 使用DEVCFG的Linux驱动程序对PL进行编程
描述此示例设计显示了如何使用以下Linux指令和原始二进制比特流对PL进行编程。 mknod / dev / xdevcfg c 259 0> / dev / null cat system.bit.bin> / dev / xdevcfg 注意：示例设计是一个答案记录，提供了测试Zynq-7000特定功能的技术提示。 提示可以是...
Altera-Intel
评分
回复
分享
Altera_wiki
5年前发布
342次阅读
关注
在zynq上通过petalinux终端操作GPIO
使用PetaLinux，访问GPIO控制器非常简单，但是您需要了解一些技巧。
定位GPIO控制器在我使用的示例FPGA中，可编程逻辑中有两个GPIO控制器。它们位于地址0x4120_0000和0x4121_0000。如果您在pl.dtsiPetaLinux项目的目录中查找文件subsystems/linux/configs/dev...
Altera-Intel
评分
回复
分享
Altera_wiki
8年前发布
335次阅读
关注
用于LogiCORE CPRI的7系列集成包装 – IBUFDS_GTE2使用模型更改
描述 IBUFDS_GTE2原语驱动GTX参考时钟，每个Quad有两个IBUFDS_GTE2元件，如7系列FPGA GTX收发器用户指南（UG476）的图2-4所示，驱动GTREFCLK0和GTREFCLK1。常用模式是实例化一个IBUFDS_GTE2并驱动两个参考时钟之一。 当在Quad中仅实例化一个IBUFDS_GTE2原语时...
Altera-Intel
评分
回复
分享
Altera_wiki
8年前发布
331次阅读
关注
如何将内存初始化文件（.mif）转换为.hex文件格式？
您可以使用以下步骤将内存初始化文件（* .mif ）转换为十六进制（Intel格式）文件（* .hex）格式。请参阅下面的相关解决方案以使用Tcl脚本执行该过程。 在Quartus®II软件中，执行以下步骤： 在Quartus II软件中打开* .mif文件从“文件”菜单中，选择“ 另存...
Altera-Intel
评分
回复
分享
Altera_wiki
8年前发布
325次阅读
关注
Vivado / ISE – 比特流压缩选项如何工作（MFWR – 多帧写寄存器）？将实现多少压缩？
问题描述工具文档没有清楚地描述比特流压缩选项。 什么是默认值？这个命令的参数是什么？它是如何工作的？它可以实现多少压缩？ 解决/修复方法 ISE： 压缩： 此选项使用比特流中的多帧写入功能来减小比特流的大小，而不仅仅是“.bit”文件。使用“压缩”选项...
Altera-Intel
评分
回复
分享
Altera_wiki
8年前发布
324次阅读
关注
如何找出ModelSim vsim错误的原因和解决方法？
ModelSim®错误和警告消息使用vsim代码标记。要找出vsim错误或警告的原因和解决方法，请使用verror命令。 例如，ModelSim可能会显示以下错误消息： # ** Error: (vsim-19) Failed to access library 'work' at "work". 要查找此错误的原因和解决方法，请在Mod...
Altera-Intel
评分
回复
分享
加载更多
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
