睿睿睿-ChipDebug
用户封面
睿睿睿的头像-ChipDebug
睿睿睿等级-LV1-ChipDebug
徽章-初出茅庐-ChipDebug1枚徽章
他很忙，正在debug...
商品列表
2年前
我找不到写不进去的原因 写使能地址输入数据读使能没错呢，仿真也没错呢
@ICMaker评论于：PotatoPie 2.1/3.0 教程(8)——实验7 EF2 FPGA ERAM 读写例程
2年前
web设置为1为写 0为读 dob也输出不了数据是为什么嘞[图片]
@ICMaker评论于：PotatoPie 2.1/3.0 教程(8)——实验7 EF2 FPGA ERAM 读写例程
2年前
[图片] 这个单口模式的话 ceb是作为wr_en， web作为rd_en吗，我看手册上写web是0时为读出操作，但是我把web取rd_en反时输出为红线
@ICMaker评论于：PotatoPie 2.1/3.0 教程(8)——实验7 EF2 FPGA ERAM 读写例程
2年前
使用ERAM256KIP核进行单口存储为什么读出来的数据为0呢
评论于：PotatoPie 2.1/3.0 教程(8)——实验7 EF2 FPGA ERAM 读写例程
2年前
license显示过期啦！！能重新给一下吗
评论于：安路FPGA开发板核心板 Potato Pie V2.1 软件及资料更新帖（2023/10/15）
2年前
好的谢谢您，会发贴了表情[aixin]-ChipDebug
评论于：为什么使用TD下的FIFOIP核写数据写时钟写请求仿真对但是empty的标志信号一直为高，full一直为低
3年前
[图片] 您看下这个仿真图 输出什么都没有[代码]
@ICMaker评论于：CY7C68013 Slave FIFO FPGA 操作时序
3年前
我想问一下TD的IP核可以在modelsim上仿真出来吗，代码就是很简单的调用IP核的，但是仿真上显示输入数据没有写入IP核中。
@ICMaker评论于：CY7C68013 Slave FIFO FPGA 操作时序
3年前
我想问一下 为什么使用TD下的FIFOIP核写数据写时钟写请求仿真对但是empty的标志信号一直为高，full一直为低
评论于：CY7C68013 Slave FIFO FPGA 操作时序
在手机上浏览此页面