首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
3373
更多资料
搜索内容
Jackle910
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
4
版块
0
帖子
23
粉丝
0
发布
23
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
Jackle910
8年前发布
448次阅读
关注
lattice diamond安装报错“license checkout failed”
有谁遇到过这种情况：Diamond版本2.2生成bit文件的时候弹出这个错误框；环境变量设置的C:\lscc\diamond\2.2\license\license.dat...
Lattice-莱迪斯
评分
1
分享
Jackle910
4年前更新
37次阅读
关注
FPGA学习和发展方向
FPGA学习重点
1. 看代码，建模型
只有在脑海中建立了一个个逻辑模型，理解FPGA内部逻辑结构实现的基础，才能明白为什么写Verilog和写C整体思路是不一样的，才能理解顺序执行语言和并行执行语言的设计方法上的差异。在看到一段简单程序的时候应该想到是什么样...
FPGA常见问题
评分
回复
分享
Jackle910
4年前更新
47次阅读
关注
DDR3地址和容量计算、Bank理解
DDR3 地址线
DDR3为减少地址线，把地址线分为行地址线和列地址线，在硬件上是同一组地址线；地址线和列地址线是分时...
FPGA常见问题
评分
回复
分享
Jackle910
4年前更新
170次阅读
关注
FPGA数字信号截位分析和位宽设计
FPGA数据在进行乘加过程中会面临这数据位宽变大的问题，然而硬件资源是有限的，需要对数据最终位宽进行设计，这就会面临着位宽的...
FPGA常见问题
评分
回复
分享
Jackle910
4年前更新
65次阅读
关注
FPGA开发中时序不满足（建立时间）的典型案例及解决方法
原先的时序报告：
根据时序报告中的路径提示，在ILA的某个路径上建立时间过长，而程序中并未例化ila的核，只是使用了chipscrop....
FPGA常见问题
评分
回复
分享
Jackle910
4年前更新
84次阅读
关注
Vivado工程经验与时序收敛技巧
FPGA毕竟不是ASIC，对时序收敛的要求更加严格，本文主要介绍本人在工程中学习到的各种时序约束技巧。
首先强烈推荐阅读官方文档U...
FPGA常见问题
评分
回复
分享
Jackle910
4年前更新
44次阅读
关注
FPGA学习-m序列信号发生器
1.m序列简介
m序列是目前广泛应用的一种伪随机序列，其在通信领域有着广泛的应用，如扩频通信，卫星通信的码分多址，数字数据中...
FPGA常见问题
评分
回复
分享
Jackle910
4年前更新
38次阅读
关注
FPGA学习-FIFO使用小结
FIFO的使用非常广泛，一般用于不同时钟域之间的数据传输，或者用于不同数据宽度之间的数据匹配。在实际的工程应用，可以根据需要...
+2
FPGA常见问题
评分
回复
分享
Jackle910
4年前更新
201次阅读
关注
CAN总线为什么要有两个120Ω的终端电阻
CAN总线为什么要有两个120Ω的终端电阻
CAN总线两端必须连接终端电阻才可以正常工作，终端电阻应该与通讯电缆的阻抗相同，典型值...
FPGA常见问题
评分
回复
分享
Jackle910
4年前更新
65次阅读
关注
中国FPGA芯片技术解析
FPGA可用于处理多元计算密集型任务，依托流水线并行结构体系，FPGA相对GPU、CPU在计算结果返回时延方面具备技术优势。
计算密集...
+4
FPGA新闻资讯
评分
回复
分享
Jackle910
4年前更新
55次阅读
关注
FPGA学习-关于延迟的用法
1.0延时
Verilog和VHDL是一种基于实际电路进行设计的硬件描述语言，所以在设计时，要更多的基于实际电路去考虑延时的添加。
在实...
+3
FPGA常见问题
评分
回复
分享
Jackle910
4年前更新
54次阅读
关注
FPGA时序约束理论之伪路径
1. 什么是伪路径？
伪路径指的是该路径存在，但该路径的电路功能不会发生或者无须时序约束。如果路径上的电路不会发...
FPGA常见问题
评分
回复
分享
加载更多
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
