首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
3373
更多资料
搜索内容
Jackle910
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
4
版块
0
帖子
23
粉丝
0
发布
23
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
Jackle910
3年前更新
962次阅读
关注
vcs -fgp 仿真加速功能
加速原理正常仿真任务提交到机器上后，采用单核仿真。通过将线程与cpu多核进行绑定，设置亲和性affinity，来提高仿真速度。一般...
FPGA常见问题
评分
回复
分享
Jackle910
8年前发布
448次阅读
关注
lattice diamond安装报错“license checkout failed”
有谁遇到过这种情况：Diamond版本2.2生成bit文件的时候弹出这个错误框；环境变量设置的C:\lscc\diamond\2.2\license\license.dat...
Lattice-莱迪斯
评分
1
分享
Jackle910
3年前更新
223次阅读
关注
FPGA数字图像显示原理与实现(Verilog)
目录/contents● 视频图像接口概述● VGA视频接口● HDMI视频接口● VGA与HDMI对比● 图像显示时序分析● 图像显示时序● 不同分...
+7
FPGA常见问题
评分
回复
分享
Jackle910
4年前更新
211次阅读
关注
Xilinx FPGA PCIE之DMA
PCIe
在PCIE中有两种数据传输方式：DMA(Direct Memory Access)，直接内存访问，在该模式下，数据传送不是由CPU负责处理，而是由一个特殊的处理器DMA控制器来完成，因此占用极少的CPU资源。PIO(Programmed Input-Output)，可编程输入输出，在该模式下，数据传送由CP...
FPGA常见问题
1
回复
分享
Jackle910
4年前更新
201次阅读
关注
CAN总线为什么要有两个120Ω的终端电阻
CAN总线为什么要有两个120Ω的终端电阻
CAN总线两端必须连接终端电阻才可以正常工作，终端电阻应该与通讯电缆的阻抗相同，典型值...
FPGA常见问题
评分
回复
分享
Jackle910
4年前更新
191次阅读
关注
XILINX FPGA各型号差异对比
FPGA的优点及ASSP
FPGA可以提供一些其他方案没法提供的独特价值，如高性能、差异化、高灵活性和低功耗。
ASSP( Application Spec...
+16
Xilinx-AMD
评分
回复
分享
Jackle910
4年前更新
170次阅读
关注
FPGA数字信号截位分析和位宽设计
FPGA数据在进行乘加过程中会面临这数据位宽变大的问题，然而硬件资源是有限的，需要对数据最终位宽进行设计，这就会面临着位宽的...
FPGA常见问题
评分
回复
分享
Jackle910
3年前更新
109次阅读
关注
从三十年前说起，最全FPGA架构演进史介绍
摘要：自三十多年前问世以来，现场可编程门阵列(FPGAs)已被广泛用于实现来自不同领域的无数应用。由于其底层的硬件可重新配置性...
+20
FPGA新闻资讯
评分
回复
分享
Jackle910
3年前更新
107次阅读
关注
将fsdb波形中的信号值保存到TXT文档中
语法fsdbreport fsdb_file_name [-f config_file]
[-bt time[unit]] [-et time[unit]]
[-nocase] [-w column_width] [-o outpu...
FPGA常见问题
评分
回复
分享
Jackle910
4年前更新
88次阅读
关注
FPGA学习-AXI总线协议时序
由于ZYNQ架构和常用接口IP核经常出现 AXI协议，赛灵思的协议手册讲解时序比较分散。所以笔者收藏AXI协议的几种时序，方便编程。(...
+12
FPGA常见问题
评分
回复
分享
Jackle910
4年前更新
84次阅读
关注
Vivado工程经验与时序收敛技巧
FPGA毕竟不是ASIC，对时序收敛的要求更加严格，本文主要介绍本人在工程中学习到的各种时序约束技巧。
首先强烈推荐阅读官方文档U...
FPGA常见问题
评分
回复
分享
Jackle910
4年前更新
65次阅读
关注
FPGA开发中时序不满足（建立时间）的典型案例及解决方法
原先的时序报告：
根据时序报告中的路径提示，在ILA的某个路径上建立时间过长，而程序中并未例化ila的核，只是使用了chipscrop....
FPGA常见问题
评分
回复
分享
加载更多
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
