首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
2.5W+
3
更多资料
搜索内容
ii1397
7枚徽章
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
72
版块
0
帖子
87
粉丝
3
发布
87
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
ii1397
7个月前更新
2068次阅读
关注
精
ICMaker手把手教你做一个廉价版本的安路(Anlogic) FPGA CPLD下载器
该帖子部分内容已隐藏
付费阅读
已售 23
30
积分
黄金会员
28
钻石会员
26
登录购买
此内容为付费阅读，请付费后查看
Anlogic-安路
4
28
分享
ii1397
9年前发布
796次阅读
关注
这个lattice编译出错 但是不打印错误是什么情况，error code 9
这个lattice编译出错 但是不打印错误是什么情况?
运行这个synplify失败是什么鬼,警告里没东西请问有没有哪位大佬知道的?
Lattice-莱迪斯
评分
1
分享
ii1397
9年前发布
166次阅读
关注
LATTICE FPGA FIFO IPCORE 的reser和rpreset有什么不同？
如下图，LATTICE FPGA FIFO IPCORE 的reser和rpreset有什么不同？
Lattice-莱迪斯
评分
1
分享
ii1397
9年前发布
302次阅读
关注
LATTICE FPGA DDR3的时钟P，N端接反会导致什么问题？
该帖子内容已隐藏，请评论后查看
登录后继续评论
登录
注册
Lattice-莱迪斯
评分
3
分享
ii1397
1年前更新
259次阅读
关注
易灵思官方入门视频教程
从这些视频里面也看得到易灵思的开发跟一般FPGA开发流程不一样，玩玩呗，看他宣传的这么厉害。1.安装EFINITY FPGA开发工具.mp42....
易灵思(Elitestek)
评分
3
分享
ii1397
4年前发布
154次阅读
关注
易灵思的datasheet及开发资料分享
用来上手基本够了，如有跌坑，欢迎一起交流！ AN006：Configuring Trion FPGA.pdfefinity-installation-v2.6.pdfefinity-instal...
易灵思(Elitestek)
评分
6
分享
ii1397
4年前更新
115次阅读
关注
易灵思开发工具IDE软件下载
易灵思的东西挺小众，自己玩玩可以，做产品的话还是三思。废话不多说，直接上网盘：
易灵思(Elitestek)
评分
7
分享
ii1397
4年前发布
39次阅读
关注
FPGA CPLD应用设计200例.pdf
该帖子部分内容已隐藏
付费阅读
3
积分
黄金会员
2
钻石会员
1
登录购买
此内容为付费阅读，请付费后查看
FPGA CPLD资料源码分享
评分
回复
分享
ii1397
5年前发布
145次阅读
关注
[FPGA 实现及PCIe IP 核知识点]DFE-码间干扰的克星还是救星？
作者： Tarzan（本文介绍了DFE的基本概念和工作原理）
DFE是Decision Feedback Equalizer的缩写，为了了解DFE的工作原理，我们首...
+5
FPGA常见问题
评分
回复
分享
ii1397
5年前发布
62次阅读
关注
[FPGA 实现及PCIe IP 核知识点]TxEQ小实验
作者： Felix
本文旨在用通俗的语言和直观的实验来讲解高速信号中常见的发送端的均衡器的作用。
目前很多串行协议规范都定义了发...
+6
FPGA常见问题
评分
回复
分享
ii1397
5年前发布
17次阅读
关注
altera quartus的programmer烧录软件可以通过命令来控制烧录么？
altera的烧录软件可以通过命令来控制烧录么？能的话是否有相关文件发我一下
Altera-Intel
评分
回复
分享
ii1397
9年前发布
471次阅读
关注
LATTICE FPGA 软件diamond报错 2120406 ERROR – Failed to Get Top Module 怎么解决？
2120406 ERROR - Failed to Get Top Module.
lattice报错只显示了这个，，没有显示为什么 这个一般是什么情况呢
但是都没有说那...
Lattice-莱迪斯
评分
4
分享
加载更多
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
![[FPGA 实现及PCIe IP 核知识点]DFE-码间干扰的克星还是救星？-ChipDebug](/upfiles/16318815292729049.jpg)
![[FPGA 实现及PCIe IP 核知识点]DFE-码间干扰的克星还是救星？-ChipDebug](/upfiles/16318815398486272.jpg)
![[FPGA 实现及PCIe IP 核知识点]DFE-码间干扰的克星还是救星？-ChipDebug](/upfiles/16318815485187341.jpg)
![[FPGA 实现及PCIe IP 核知识点]DFE-码间干扰的克星还是救星？-ChipDebug](/upfiles/16318815617496585.jpg)
![[FPGA 实现及PCIe IP 核知识点]TxEQ小实验-ChipDebug](/upfiles/16318752173220887.jpg)
![[FPGA 实现及PCIe IP 核知识点]TxEQ小实验-ChipDebug](/upfiles/16318752267271081.jpg)
![[FPGA 实现及PCIe IP 核知识点]TxEQ小实验-ChipDebug](/upfiles/1631875235517375.jpg)
![[FPGA 实现及PCIe IP 核知识点]TxEQ小实验-ChipDebug](/upfiles/16318752433994398.jpg)
