首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
2550
更多资料
搜索内容
pipisan
他很忙，正在debug...
关注
商品列表
文章
0
收藏
0
评论
11
版块
0
帖子
11
粉丝
0
发布
11
排序
最新发布
最近更新
最新回复
最多查看
最高评分
最多回复
最多收藏
pipisan
3年前更新
34次阅读
关注
【LabVIEW FPGA图形化】IP集成节点：频率计
一、前情提要
上一节内容介绍了LabVIEW中比较实用的ngc文件，并通过分析底层代码的编写进一步说明了LabVIEW中IP集成节点导入与编...
FPGA常见问题
评分
回复
分享
pipisan
4年前更新
44次阅读
关注
打开通往30亿美元增量FPGA市场的新大门
全新低功耗中端Avant FPGA平台的面世，不但意味着莱迪思迈入了中端FPGA供应商的行列，还打开了一扇通往30亿美元增量市场的新大门...
Lattice-莱迪斯
评分
回复
分享
pipisan
4年前更新
329次阅读
关注
全志 Tina Linux 图形系统 框架介绍 最全介绍 MiniGUI、QT5、EFL、GTK+（WebkitGtk、Midori）、DirectFB、Wayland
1 概述
本文档将介绍 Allwinner Tina Linux 中已经移植好的窗口系统，以及怎么使用，包括
MiniGUI、QT5、EFL、GTK+（WebkitGtk、...
+26
AllwinnerTechnology-全志
评分
回复
分享
pipisan
4年前更新
250次阅读
关注
基于 FPGA 的头盔式辅助瞄准系统
第一部分 设计概述1.1 设计目的该作品的设计灵感来自于科幻电影《星际特工》中的头盔控制攻击系统。在战斗场景中，作战人员通过...
+54
FPGA CPLD资料源码分享
1
2
分享
pipisan
4年前更新
19次阅读
关注
芯片行业全面封锁，这次有什么不一样？
2022年10月10日，一个吉祥的日子，却成为了半导体板块的受难日。
已经阴跌了一整年后，板块出现了大规模的跌停，龙头中微公司和北方华创也不能幸免，甚至本次股灾中优质公司的跌幅更大。
不止芯片，所有硬科技行业的同胞们，都应该记住这一天，屈辱的一天...
FPGA新闻资讯
评分
回复
分享
pipisan
4年前更新
36次阅读
关注
血本无归！华强北芯片告急！
资金刮来，留下一地鸡毛。
“进口芯片那9个月的行情，就是击鼓传花，看谁是最后一个接盘侠。”在华强北做了20多年电子元器件生意...
+2
FPGA新闻资讯
评分
回复
分享
pipisan
8年前发布
447次阅读
关注
LATTICE FPGA 在diamond软件中使用源语时提示“instantiating unknown module VLO”错误，怎么解决？
又来请教大家：
(VERI-1063) instantiating unknown module OSCH(VERI-1063) instantiating unknown module OB(VERI-1063) instantiating unknown module ODDRXE(VERI-1063) instantiating unknown module VLO(VERI-1063) instantiating unknown module VHI
...
Lattice-莱迪斯
评分
1
分享
pipisan
8年前发布
436次阅读
关注
LATTICE FPGA 软件diamond 调用源语 OB， 结果出现 illegal pad connections 的错误提示，请问怎么解决？
该帖子内容已隐藏，请登录后查看
登录后继续查看
登录
注册
Lattice-莱迪斯
评分
1
分享
pipisan
8年前发布
317次阅读
关注
lattice FPGA软件diamond 报错“external connection to net gnd is not allowed”怎么办？
为什么下面这段代码
使用没注释那4行assign的代码可以编译通过，使用被注释的那4行assign则报错，报的错误是
ERROR - external c...
Lattice-莱迪斯
评分
1
分享
pipisan
8年前发布
494次阅读
关注
请问LATTICE FPGA软件DIAMOND时序约束中的PAR_ADJ和Hold margin是什么含意,该怎么设置？
如下图，我在A家和X家的FPGA软件中都没见过这两个参数。请问LATTICE FPGA软件DIAMOND的时序约束中的PAR_ADJ和Hold margin是什么...
Lattice-莱迪斯
评分
2
分享
pipisan
9年前发布
144次阅读
关注
为什么LATTICE csi2 to parallel 的例子里面没有输出LP mode的数据？
该帖子内容已隐藏，请登录后查看
登录后继续查看
登录
注册
Lattice-莱迪斯
评分
1
分享
在手机上浏览此页面
登录
没有账号？立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号，立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临！
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号！
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来！如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
