MIG 7系列 – 在Vivado中使用Synplify网表时需要更改XDC约束-Xilinx-AMD社区-FPGA CPLD-ChipDebug