MIG 7系列DDR3的设计咨询 –  OCLKDELAY校准问题导致写入DQS与DQ对齐,可能存在校准失败-Xilinx-AMD社区-FPGA CPLD-ChipDebug