MIG 7系列DDR3的设计咨询 – OCLKDELAY校准问题导致写入DQS与DQ对齐,可能存在校准失败xilinx_wiki6年前发布1110该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGAFPGA-CPLDIPMIG_7_Seriesxilinx赛灵思
没有回复内容