MIG v1.7 DDR3 / DDR2  – 在v1.6和v1.7之间增加仿真时间-Xilinx-AMD社区-FPGA CPLD-ChipDebug