MIG 7系列v1.7.a  – 仿真不适用于使用Vivado中的“Open IP Example Design”选项创建的设计-Xilinx-AMD社区-FPGA CPLD-ChipDebug