描述
发现版本： MIG 7系列v1.7
版本已解决：请参阅（Xilinx答复45195）
如果仿真以400 MHz或低于400 MHz运行的MIG 7系列FPGA DDR3设计，则在校准完成之前可能会发生tRFC和tRAS最大违规，类似于以下内容：
“＃sim_tb_top.mem_rnk [0] .mem.gen_mem [0]。*。cmd_task：时间112279326.0 ps错误：无操作期间tRFC最大违规＃sim_tb_top。\ mem_rnk [0] .gen_mem [0]。*。chk_err：时间134531257.0 ps
错误：预充电期间tRAS最大违规行0“
校准完成之前会出现这些违规。
解
由于DQS_FOUND校准阶段的等待时间而导致违规，可以安全地忽略。
修订记录
10/16/2012 – 初始版本
没有回复内容