MIG 7系列DDR3 / DDR2 – 将流程发生器设置为使用vio_data_mode_value上的PHY_CALIB数据模式无法正常工作。

描述

发现版本： MIG 7系列v1.7
版本已解决：请参阅（Xilinx答复45195）

表1-13： 7系列FPGA中的流程生成器信号描述存储器接口解决方案指南指出vio_data_mode_value [3：0]可以设置为“0xF：PHY_CALIB模式”。

该模式应该导致写入校准数据模式为0xFF，00，AA，55,55，AA，99,66。

但是，“0xF”设置导致地址作为数据模式（0x2）模式仅在地址0处生成READ命令。

解

此流程发生器/示例设计问题已在ISE 14.4 / Vivado 2012.4发布的MIG 7系列v1.8中得到解决。

同时，可以使用固定模式来发送该数据模式。