MIG 7系列设计助手 –  DDR2 / DDR3,终端和I / O标准指南-Xilinx-AMD社区-FPGA CPLD-ChipDebug

MIG 7系列设计助手 – DDR2 / DDR3,终端和I / O标准指南

描述

MIG 7系列DDR2 / DDR3设计具有特定的终端方案和I / O标准。 7系列FPGA存储器接口用户指南 (UG586)中的DDR2和DDR3 SDRAM存储器接口解决方案>核心架构>设计指南部分包含有关终端指南和MIG设计使用I / O标准的信息。

注意:此答复记录是Xilinx MIG解决方案中心(Xilinx答复34243)的一部分 。 Xilinx MIG解决方案中心可用于解决与MIG相关的所有问题。无论您是使用MIG开始新设计还是对问题进行故障排除,都可以使用MIG解决方案中心来指导您获取正确的信息。

终止

对于所有存储器设计,强烈建议使用IBIS模型运行SI仿真。上述用户指南部分包含以下信息:

  • 单向和双向信号的终止指南
  • 应放置终端电阻的地方
  • 如何正确终止ODT,CKE和RESET以遵守DDR2和DDR3内存标准初始化过程
  • 使用ODT(在内存中)和DCI(在内存中)
    • ODT的使用具有许多优点,包括更低的功率和更好的读取信号以及电路板上更少的元件以及更少的制造问题。

有关详细信息,请阅读上面提到的UG586中的整个部分。

附加终止信息:

I / O标准

MIG工具使用基于GUI输入的适当标准创建UCF。您可以在“example_design / par”或“user_design / par”目录中找到MIGUCF。在MIG表征期间,只有MIG UCF中提供的I / O标准已在硬件中进行了测试。

修订记录
2012年8月24日 – 初步发布

    请登录后发表评论

      没有回复内容