MIG Virtex-5 DDR2双列 – 在切换排序时发出错误的预充电导致数据错误-Xilinx-AMD社区-FPGA CPLD-ChipDebug