MIG 7系列DDR3  – 为所有Micron -107速度等级器件生成错误的CL-Xilinx-AMD社区-FPGA CPLD-ChipDebug

MIG 7系列DDR3 – 为所有Micron -107速度等级器件生成错误的CL

描述

发现版本:1.5
版本已解决:1.6

当生成针对Micron -107速度等级部件的MIG 7系列DDR3设计(例如MT41J128M16XX-107G)时,CAS延迟(CL)被错误地设置为12。

根据Micron数据表,CL应设置为13。

这是MIG 7系列中的错误。

根据JEDEC, CAS Latency 12的有效期。

但是,-107速度等级部件的Micron数据表表明保留了12的CL。

从MIG 7系列v1.6开始,这些部件的CL正确设置为13。

请登录后发表评论

    没有回复内容