MIG 7系列RLDRAM II – 当设置为突发长度8(BL = 8)时,流程发生器可能会发生数据不匹配错误xilinx_wiki6年前发布90该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDIPMIG_7_Seriesxilinx赛灵思
没有回复内容