MIG 7系列RLDRAM II  – 当设置为突发长度8(BL = 8)时,流程发生器可能会发生数据不匹配错误-Xilinx-AMD社区-FPGA CPLD-ChipDebug