MIG 7系列DDR3 – MIG错误地将两个片选（CS）引脚分配给单级器件MT9JSF25672PZ

描述

找到版本：v1.5
已解决的版本和其他已知问题：请参阅 （Xilinx答复45195） 。

MT9JSF25672PZ单级器件错误地具有两个片选（CS）引脚。

解

Xilinx建议升级到最新版本的MIG以解决此问题。

或者，使用选择作为基本部件的不同单一等级部件创建自定义存储器部件，然后手动输入MT9JSF25672PZ的时序规范。

您还可以通过修改以下参数来解决此问题：

CS_WIDTH = 1

nCS_PER_RANK = 1

PHY_0_BITLANES = 48’h000_000_000_000，（取决于引脚排列和CS布局，详情请参阅UG586 ）
PHY_1_BITLANES = 48’h000_000_000_000，（取决于引脚排列和CS布局，详情请参阅UG586 ）
PHY_2_BITLANES = 48’h000_000_000_000，（取决于引脚排列和CS布局，详情请参阅UG586 ）
CS_MAP = 120’h000_000_000_000_000_000_000_000_000_0XX，（值取决于CS的位置，详情请参阅UG586 ）