MIG 7系列DDR3 / DDR2  – 由于逻辑放置不正确,某些配置无法满足时序要求-Xilinx-AMD社区-FPGA CPLD-ChipDebug