MIG 7系列DDR3L  –  RESET#建议符合JEDEC标准要求-Xilinx-AMD社区-FPGA CPLD-ChipDebug