Place&Route-DRC警告:PhysDesignRules:372  – 门控时钟。时钟网络长度_模块/长度输出由组合引脚提供-Xilinx-AMD社区-FPGA CPLD-ChipDebug