MIG 7系列DDR3 – 多控制器设计无法在MIG中生成

描述

生成MIG 7系列DDR3多控制器设计时，MIG工具不会通过Bank Selection页面或System Signals Selection页面。这些是有效的方案，但MIG不提供有效的消息来指导用户。此答复记录贯穿这些方案，并为用户提供了继续操作的步骤。

解

各种场景如下：

• 如果所选目标器件太小而无法容纳所选数量的控制器，则用户无法生成设计。用户无法继续通过“Bank选择”页面。在这种情况下，用户需要针对更大的FPGA器件。
• 通过最佳库选择，可以将特定数量的控制器装入特定部件。但是，如果用户选择次优的库/引脚选择，则控制器可能不再适合，并且用户无法在“库选择”页面中继续进行操作。在这种情况下，用户需要针对更大的FPGA器件或需要使用最佳的库选择。
• 只能为CC_P / CC_N I / O引脚选择系统时钟和参考时钟引脚。如果用户为各种控制器选择了存储体/引脚，使得没有可用于选择系统时钟和参考时钟引脚的CC_P / CC_N引脚，则用户无法选择系统时钟和参考时钟引脚的引脚。用户可以选择状态信号选项为“无连接”，并可以继续进行设计生成。
• 存储器接口信号库中不允许“状态信号”，因为状态信号的IOSTANDARD与存储器接口信号的电压标准不同。如果选择存储体接口信号的存储体使得没有可用于“状态信号”的存储体，则用户不能进行设计生成。要解决此问题，请选择状态信号选项为“无连接”，然后继续进行设计生成。