描述
在MIG v1.3-v1.4中，对于多控制器设计，在存储区选择期间，可以将多个系统时钟引脚分配给同一存储区中的不同CC_P / N引脚。
如果同一个存储区还为其中一个存储控制器分配了字节组，则会出现不可路由的情况。
解
由于可用的CMT Backbone路由数量有限，此配置不会完全路由。
CMT BackBone有四条可用路由（参见图1-2的UG472 ），而此配置需要五条以下信号：
- c0_sys_clk_p / N
- c0_freq_refclk
- c0_mem_refclk
- c0_sync_pulse
- c1_sys_clk_p / N
在实施过程中，将发生以下警告，这将导致PAR失败：
警告：路由：436 – 路由器检测到一个或多个连接的不可路由情况。路由器将完成其余部分
设计并将它们保留为未布线。此行为的原因是放置问题或不可路由的放置约束。
为了允许您使用FPGA编辑器来隔离问题，以下是（最多10个）此类不可路由连接的列表：
要解决此问题，必须将其中一个系统时钟引脚分配给另一个bank中的CC_P / N对。
这是MIG不应允许的非法配置，将在MIG v1.6中修复。
没有回复内容