MIG 7系列v1.3 DDR3 – 示例设计在启用调试功能的情况下不会在硬件中生成任何流程

描述

在硬件中启用调试功能（DEBUG_PORT ==“ON”）的情况下运行MIG 7系列v1.3 DDR3示例设计时，不会生成流程。

解

这是设计中的已知问题，仅在启用调试功能时才会出现。要解决此问题，请在example_top.v模块中找到以下代码段：

生成
if（DEBUG_PORT ==“ON”）开始：CHIPSCOPE_INST

分配ddr3_cs0_clk = clk;
分配ddr3_cs4_clk = clk;
assign vio_modify_enable = ddr3_vio3_sync_out [36];
assign vio_data_mode_value = ddr3_vio3_sync_out [40:37];
assign vio_addr_mode_value = ddr3_vio3_sync_out [43:41];
assign vio_instr_mode_value = ddr3_vio3_sync_out [47:44];
assign vio_bl_mode_value = ddr3_vio3_sync_out [49:48];
assign vio_fixed_bl_value = ddr3_vio3_sync_out [57:50];
assign vio_data_mask_gen = ddr3_vio3_sync_out [58];
assign vio_pause_traffic = ddr3_vio3_sync_out [59];
assign vio_fixed_instr_value = ddr3_vio3_sync_out [62:60];
assign dbg_clear_error = ddr3_vio3_sync_out [63];
assign ddr3_vio1_async_in [200] = tg_compare_error;

未生成流程，因为这些值未定义。要启用流程生成，请对以下端口进行硬编码：
.vio_pause_traffic（1’b0），
.vio_bl_mode_value（2’b10），
.vio_fixed_bl_mode（8’d64），
.vio_fixed_instr_value（3’b001），
.vio_data_mask_gen（1’b01），