MIG 7系列v1.3 DDR3 – 当CKE和ODT分配给与剩余地址/控制信号分开的字节组时，MAP参数不正确（错误：路由：471）

描述

当CKE和ODT分配给与剩余地址/控制信号分开的字节组时，MIG v1.3 DDR3 SDRAM设计会错误地生成MAP参数，从而导致实现期间出现路由故障。 只有在MIG工具中启用“调试”选项时才会出现此问题。这是因为路由工具正在尝试将调试逻辑放入CKE / ODT字节组片中。实现工具错误，消息类似于以下内容：

“错误：布线：471 –
这种设计是不可能的。路由器不会继续。要评估此问题，请使用fpga_editor。下面列出的网络无法路由：
不可路由的网络：u_mig_7series_v1_3 / u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / u_ddr_mc_phy / ddr_phy_4lanes_0.ddr_phy_4lanes / phy_encalib <1>
不可路由的网络：u_mig_7series_v1_3 / u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / u_ddr_mc_phy / ddr_phy_4lanes_0.ddr_phy_4lanes / phy_encalib <0>
不可路由的网络：u_mig_7series_v1_3 / u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / u_ddr_mc_phy / ddr_phy_4lanes_0.ddr_phy_4lanes / ddr_byte_lane_B.ddr_byte_lane_B / po_rd_enable
不可路由的网络：u_mig_7series_v1_3 / u_memc_ui_top_std / mem_intfc0 / ddr_phy_top0 / u_ddr_mc_phy_wrapper / u_ddr_mc_phy / ddr_phy_4lanes_0.ddr_phy_4lanes / phaser_ctl_bus <1>“

解

要解决此问题，您需要将BYTE_LANES_Bx参数从“1”更改为“0”，以用于分配CKE和ODT的字节通道。

例如，数据字节组在Bank＃34和Bank＃33中的地址中分配（T0，T1分配给地址和控制信号，T2中仅分配CKE和ODT）。在这种情况下，MIG生成BYTE_LANES_B1参数，其值为4’b1110。此参数需要更改为4’b1100。