MIG Spartan-6 MCB  –  DDR SDRAM初始化-Xilinx-AMD社区-FPGA CPLD-ChipDebug

MIG Spartan-6 MCB – DDR SDRAM初始化

描述

MIG Spartan-6 MCB设计的初始化和校准的第一阶段是完成Jedec标准定义的所需SDRAM初始化序列。

注意:本答复记录是Xilinx MIG解决方案中心(Xilinx答复34243)的一部分 。 Xilinx MIG解决方案中心可用于解决与MIG相关的所有问题。无论您是使用MIG开始新设计还是对问题进行故障排除,都可以使用MIG解决方案中心来指导您获取正确的信息。

模式寄存器

每个SDRAM都有一系列模式寄存器,可通过模式寄存器设置(MRS)命令访问。这些模式寄存器确定各种SDRAM行为,例如突发长度,读取和写入CAS延迟以及附加延迟。编程到这些寄存器中的特定位值可通过Memory Options(内存选项)屏幕上的MIG GUI进行配置。这些GUI设置可在MIG输出中正确设置顶级HDL参数。不应手动修改这些参数。请重新运行MIG工具以更改模式寄存器设置。

请登录后发表评论

    没有回复内容