MIG 7系列v1.3 DDR3 / QDRII + / RLDRAM II – 使用新的存储区选择规则验证UCF是否失败

描述

在13.3软件版本中，MIG 7 Series v1.3对一些Bank选择规则进行了更改。这些变化如下：

• 所有地址/控制组都应位于同一个库中。这适用于所有接口。
  • （Xilinx答复41981） MIG 7系列v1.1-v1.2 DDR3 SDRAM – Addr / Cntrl引脚应限于单个Bank
• 当接口跨越3个库时，地址/控制应位于中间库中。这适用于DDR3 SDRAM和RLDRAM II。
• 必须连续选择Bank​​。这适用于所有接口。
• 地址/控制应与数据写入库相邻。这适用于QDRII + SRAM。

解

如果违反新规则，则在MIG 7 Series v1.3之前创建的PRJ和UCF文件可能会出现“验证引脚更改和更新设计”流程错误。新的Bank选择规则计划在MIG 7系列v1.4中更新。

如果必须避免这些新规则，请联系Xilinx技术支持部门寻求帮助。