MIG Spartan-6内存控制器块(MCB)用户界面 – 可以存储多少个命令和多少数据?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

MIG Spartan-6内存控制器块(MCB)用户界面 – 可以存储多少个命令和多少数据?

描述

在Spartan-6内存控制器模块(MCB)设计中,在给定时间可以存储多少命令和多少数据?

注意:本答复记录是Xilinx MIG解决方案中心(Xilinx答复34243)的一部分 。 Xilinx MIG解决方案中心可用于解决与MIG相关的所有问题。无论您是使用MIG开始新设计还是对问题进行故障排除,都可以使用MIG解决方案中心来指导您获取正确的信息。

用户界面的命令路径使用简单的4深FIFO结构来保存挂起的命令。这确定了可以在4时存储的命令数。

用户界面的写入路径使用简单的64深FIFO结构来保存数据,以准备写入事务到内存。用于给定时间的写入操作的存储数据是64。

在向MCB发送写命令时,应监视来自命令FIFO的满标志(pX_cmd_full)信号。

用户界面的读取路径使用简单的64深度FIFO结构来保存从Read事务返回的数据。因此,DDR存储器中存储的最大读取数据数为64。

来自读数据FIFO的空标志(pX_rd_empty)可以用作数据有效指示符。 pX_rd_overflow信号向用户指示存储器返回的数据多于它可以装入读数据FIFO的数据并且数据丢失。

请登录后发表评论

    没有回复内容