MIG Spartan-6 MCB-用户界面 – 执行读取-Xilinx-AMD社区-FPGA CPLD-ChipDebug

MIG Spartan-6 MCB-用户界面 – 执行读取

描述

MIG设计助手的这一部分将指导您获取有关对用户界面执行读取的信息。

注:本答复记录是Xilinx MIG解决方案中心(Xilinx答复34243)的一部分.Xilinx MIG解决方案中心可用于解决与MIG相关的所有问题。无论您是使用MIG开始新设计还是对问题进行故障排除,都可以使用MIG解决方案中心来指导您获取正确的信息。

在用户界面上驾驶读取

用户界面的读取路径使用简单的64深度FIFO结构来保存从Read事务返回的数据。来自读数据FIFO的空标志(pX_rd_empty)可用作数据有效指示符。每当pX_rd_empty置为无效时,pX_rd_data总线上就会出现有效数据。要将数据从读数据FIFO传输到FPGA逻辑,必须在pX_rd_clk的上升沿置位pX_rd_en信号。 pX_rd_data总线在pX_rd_clk的上升沿转换。如果需要,pX_rd_en信号可以始终保持有效,并且pX_rd_empty信号可以用作数据有效指示符。

pX_rd_overflow信号向用户指示存储器已返回的数据多于装入读数据FIFO的数据并且数据丢失。要实现读取事务,读取数据FIFO必须有足够的空间来完成请求,具体取决于输入命令FIFO的突发长度值。否则,当事务尝试执行时会发生溢出情况。

附加信息

有关时序图和更多信息,请参见“MCB操作>存储器事务>简单读取”下的UG388

请登录后发表评论

    没有回复内容