MIG Spartan-6 MCB  – 用户界面 – 执行写入-Xilinx-AMD社区-FPGA CPLD-ChipDebug

MIG Spartan-6 MCB – 用户界面 – 执行写入

描述

MIG设计助手的这一部分将指导您获取有关对用户界面执行写入的信息。

注:本答复记录是Xilinx MIG解决方案中心(Xilinx答复34243)的一部分.Xilinx MIG解决方案中心可用于解决与MIG相关的所有问题。无论您是使用MIG开始新设计还是对问题进行故障排除,都可以使用MIG解决方案中心来指导您获取正确的信息。

在用户界面上驱动写入

用户界面的写入路径使用简单的64深FIFO结构来保存数据,以准备写入事务到内存。写入数据FIFO中的满标志(pX_wr_full)必须为低电平,以便在pX_wr_clk的上升沿执行pX_wr_en时将新数据接收到FIFO中。否则,将忽略数据。如果满标志为低,则pX_wr_data总线在pX_wr_clk的上升沿捕获到FIFO中。对于pX_wr_en被置位的每个时钟周期,pX_wr_data总线上必须有有效数据。

计数信号总线(pX_wr_count)提供FIFO中条目数的计数。由于MCB中FIFO的异步性,计数信号总线具有比空标志和满标志更长的延迟。因此,该总线仅应用于中间参考和水印。

要实现写入事务,首先必须为写入数据FIFO加载足够的数据以完成请求,这由输入命令FIFO的突发长度值决定。否则,当事务尝试执行时会发生欠载条件。

附加信息

有关时序图和更多信息,请参见“MCB操作>存储器事务>简单写入”下的UG388

请登录后发表评论

    没有回复内容