MIG 7系列v1.2  – 为兼容的Artix-7器件生成错误的Phaser IN和PHASER OUT约束-Xilinx-AMD社区-FPGA CPLD-ChipDebug