MIG 7系列v1.2 – 为兼容的Artix-7器件生成错误的Phaser IN和PHASER OUT约束xilinx_wiki6年前发布110该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDIPMIGxilinx赛灵思
没有回复内容