MIG 7系列v1.2 v1.3 – 由于时序模型错误导致PHY硬块出现设置错误xilinx_wiki6年前发布740该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGAFPGA-CPLDIPMIG_7_Seriesxilinx赛灵思
没有回复内容