MIG 7系列v1.2 v1.3  – 由于时序模型错误导致PHY硬块出现设置错误-Xilinx-AMD社区-FPGA CPLD-ChipDebug