MIG 7系列v1.2 – 由于时序模型错误导致PHY硬块上的组件切换限制错误

描述

在ISE 13.2软件版本中，PHASER和PLL的时序模型中的错误可能导致PHASER_OUT，PHASER_IN，OUT_FIFO和IN_FIFOPHY硬块上的组件切换限制错误。

解

可以安全地忽略这些错误。

组件限制切换错误仅发生在Kintex-7和Virtex-7器件的-1和-2L速度等级。以下是可能显示错误的物理资源的一些示例：

u_mig_7series_v1_2 / u_memc_ui_top_std / mem_intfc0 / phy_top0 / u_mc_phy_wrapper / u_mc_phy / phy_4lanes_0.phy_4lanes / byte_lane_B.byte_lane_B / phaser_out / FREQREFCLK

u_mig_7series_v1_2 / u_memc_ui_top_std / mem_intfc0 / phy_top0 / u_mc_phy_wrapper / u_mc_phy / phy_4lanes_0.phy_4lanes / byte_lane_A.byte_lane_A / phaser_in / FREQREFCLK

u_mig_7series_v1_2 / u_memc_ui_top_std / mem_intfc0 / phy_top0 / u_mc_phy_wrapper / u_mc_phy / phy_4lanes_0.phy_4lanes / byte_lane_B.byte_lane_B / out_fifo / RDCLK

u_mig_7series_v1_2 / u_memc_ui_top_std / mem_intfc0 / phy_top0 / u_mc_phy_wrapper / u_mc_phy / phy_4lanes_0.phy_4lanes / byte_lane_B.byte_lane_B / in_fifo / WRCLK

u_mig_7series_v1_2 / u_memc_ui_top_axi / mem_intfc0 / phy_top0 / u_mc_phy_wrapper / u_mc_phy / phy_4lanes_1.phy_4lanes / byte_lane_B.byte_lane_B / phaser_in / MEMREFCLK

此问题计划在MIG 7系列v1.3 inISE软件版本13.3中修复。