MIG 7系列 –  7系列中的DQ字节组使用了什么捕获时钟?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

MIG 7系列 – 7系列中的DQ字节组使用了什么捕获时钟?

描述

7系列MIG控制器采用相位对齐的捕获时钟,以在PHASER_IN锁相阶段读取DQS,以捕获字节组的DQ信号。校准逻辑利用PHASER提供的精细延迟增量,确保捕获时钟在读取数据窗口内居中,确保最大数据捕获余量。

7系列存储器控制器核心使用PHASER_IN硬块来调整读取电平调整期间每个字节通道的DQ捕获时钟的延迟移位。相移称为精细相位延迟,分辨率为数据周期的1/64。因此,当存储器时钟周期改变时,分辨率将改变。

请登录后发表评论

    没有回复内容