7系列MIG DDR3 SDRAM  – 高范围(HR)存储区中是否需要DQ和DQS上的外部端接?-Xilinx-AMD社区-FPGA CPLD-ChipDebug