描述
MIG对DDR3接口使用SSTL15_T_DCI（DQ）和DIFF_SSTL15_T_DCI（DQS）。 7系列FPGA SelectIO资源用户指南声明“分离终端DCI使用两个电阻值（2R）的两个电阻创建一个戴维宁等效电路。”这导致VRN / VRP参考电阻为100欧姆，以实现50欧姆的戴维宁等效终端。 Virtex-6 FPGA的指南是VRN = VRP = R = Z0，为Z0 = 50产生50欧姆参考电阻（Virtex-6 FPGA SelectIO资源用户指南） 。为什么两个器件系列之间的相同I / O标准的参考电阻不同？
