MIG 7系列v1.1  – 在重新定制QDRII +设计期间,Bank选择页面无法记住之前的Bank选择-Xilinx-AMD社区-FPGA CPLD-ChipDebug