LatticeECP3的LUT内部的传播延迟是多少?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

LatticeECP3的LUT内部的传播延迟是多少?

SLICE是LatticeECP3器件的基本逻辑单元,每个SLICE包含两个LUT4。

A / B / C / D是LUT的输入端口,FCI是进位链的输入端口,F是LUT4的输出端口,OFX是LUT6的输出端口,FCO是进位链的输出端口。

LUT4延迟表示A至D输入至F输出,而LUT6延迟表示A至D输入至OFX输出。

对于-8,-7和-6设备,LUT4延迟不超过147ps,163ps和179ps。

对于-8,-7和-6设备,LUT6延迟不超过273ps,307ps和342ps。

从FCI到FCO的延迟与LUT4延迟相同,而从A / B / C / D到FCO的延迟与LUT6延迟相同。

A / B / C / D的输入端口有不同的延迟。

一般来说,D是最快的,然后是C,然后是A和B.

有关更多信息,请访问以下网站链接:
。LatticeECP3 EA系列数据表

请登录后发表评论

    没有回复内容