社区标签 LatticeECP3-ChipDebug

标签

LatticeECP3

帖子数

188

阅读量

4825

等级-LV1-ChipDebug

5个月前发布28次阅读

已解决lattice 生成bit流问题

ERROR - e5cbsbitgen.c(327): Due to export control requirements this version of Bitgen does not support encryption or the use of the security bit for the LatticeECP3 family. Please contact lic_admn@latticesemi.com for a simple patch to enabl...

Lattice-莱迪斯

评分

等级-LV2-ChipDebug

2年前更新62次阅读

是否有LATTICE开发板可以支持开箱即用连接4通道CSI-2相机？

Lattice-莱迪斯

评分

白与阶下行

等级-LV1-ChipDebug

3年前发布175次阅读

Lattice Diamond 引脚分配报错

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

3年前发布65次阅读

lattice ecp3 serdes 8B/10B接收数据乱码

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布45次阅读

如何在LATECI ECP3器件中使用和实现在单数据速率（SDR）模式中的固定延迟属性？

在SDR模式中，Delayb具有由该工具计算的固定值。该值将补偿从输入时钟缓冲器通过主或次（无边）时钟网络到输入IO寄存器的输入CLK PIN的延迟。Delayb值将根据时钟是否通向主时钟或次时钟网络而不同。您可以通过输入缓冲区的HDL“固定延迟”属性来实现延迟。这...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布23次阅读

What do I do with VCCIBx connection of the SERDES channel in TX only mode?

在IPexpress GUI中选择仅TX模式时，通道布局工具将关闭通道的Rx逻辑。在这种情况下，信道的VCCIBx可以保持浮动。

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布30次阅读

SerDes TX PLL需要多长时间才能锁定？

对于LatticeECP2M和LatticeECP3，SerDes TX PLL锁定时间取决于PLL_LOL_SET的值和TX参考时钟（REFCLK）的质量。假设REFCLK稳定，下面给出的时间是从Quad Reset的释放开始测量的。
PLL_LOL_SET =“00”需要140万单位间隔（UI）
448us @ 3.125Gbps
560us @ 2.5Gp...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布13次阅读

我的顶级设计和测试平台是VHDL，但我的一些较低级别的模块是Verilog。如何与Aldec进行混合语言模拟？

对于Aldec的Active-HDL，莱迪思为Verilog和VHDL提供了预编译库。所有以名称“ovi_”开头的库都是预编译的Verilog库，而没有“ovi_”的库是等效的预编译VHDL库。。例如，“ovi_ecp3”用于LatticeECP3 Verilog库，“ecp3”用于LatticeECP3 VHDL库。。对于混合语...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布35次阅读

LatticeECP3中的LVDS IO有哪些可用选项？

LatticeECP3提供输入和输出LVDS缓冲器。
LatticeECP3器件包括所有存储区中的差分接收器。左右两侧有内部差分端接，包括存储体2,3,6和7（存储体3和6确实包围器件的底角）。这就是说，包括差分终端的输入可以由用户编程以利用终端。 LatticeECP3包括80,100和120...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布30次阅读

在设置加密密钥之后，仍然可以对LATECIECP3进行编程吗？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布11次阅读

ECP3是否支持双向HSTL15DI i？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布64次阅读

最大IO缓冲速度（频率）取决于FPGA的速度等级吗？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布54次阅读

DDR3 PHY IP提供的最大带宽是多少？

DDR3 PHY IP核在最佳情况下最多可提供95%～98%的最大带宽。在最坏的情况下，它可以被限制在最大带宽的20%～25%。导致这种广泛的效率变化的因素是DDR3 PHY函数之外的因素。两个主要因素是：存储器控制器设计：为了利用接近最大带宽，控制器应该支持命令突发，...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布10次阅读

根据IPUG80，64位DDR3内存支持在ECP3中，但是当我们运行DDR3实用工具DDR3为同一FPGA包，它只显示56行被支持。为什么？错误消息说，这一方不能支持超过56位的数据总线宽度。

这是因为SSN（同时开关噪声）对ECP3的考虑。ECP3设备能够支持左侧银行上的64位DDR3，如果它忽略SSN引脚指南，它要求额外的引脚和DQS组用于间隔和伪VCCIO/GND焊盘的实现。用户可以从DDR3的PIN输出实用程序启用或禁用SSN选项。实际上，遵循PIN OUT实用结果是安...

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布18次阅读

如何检查设计是否使用ECP3 FPGA的SeldS硬物理编码子层（PCS）内的时钟容差电路（CTC）？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布1次阅读

为什么格子-钻石3.5在产生EPC3 FPGA的PCS（物理编码子层）IP时给出以下错误信息？错误信息：-“如果TX ReFLK源和RX参考时钟源都是外部的，那么RX参考时钟速率必须与TX参考时钟速率相同”。

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布15次阅读

特定设备允许的最大下冲/过冲电压是多少？

在小于20纳秒的持续时间内允许（2）V到（ViHMax + 2）V的下冲和过冲。这适用于以下器件系列：ECP2、ECP3、ECP5、MachXO、MaMxO2、MaMxO3。有关更多信息，请参阅相应设备的数据表中的绝对最大额定值部分。

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布20次阅读

在执行MICO32的片上部署时，最重要的要点是什么？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布11次阅读

在哪里找到组件符号为AltCAD工具相关联的格子FPGA？

该帖子内容已隐藏，请评论后查看

登录后继续评论

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布15次阅读

ECCP3的ASIC FDEL的替代参数是什么？在ECP2中，FDEL被用于更好的输入设置和时钟定时输出。

FEDEDELB（Fine Delay端口）可以代替ECP3中的FDEL。欲了解更多信息，用户可参考TN1178节Fine Delay端口。

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布24次阅读

我在哪里可以找到格子FPGA的插座适配器？

对于我们新的格子FPGA产品家族，用户可以查看我们的在线商店。用户可以到我们的点阵网站www.GoT & Gt；在线商店& gt；硅设备&点击从设备家族需要的“设备”，它将带你到新的搜索页面。为了方便引用，可以使用此链接搜索可用的套接字。HTTP://www....

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布8次阅读

在Micro SoeBuilder中调试C代码时，出现以下错误：“对偏移查询的异常响应，超时”。如何解决这个问题？

用户可以尝试在调试器的硬件连接选项卡下更改TCK低脉冲宽度延迟值。

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布15次阅读

为什么在Windows 8.1下在Eclipse下编译MICO32时发生了一个错误，并且它将CyGICONV-2.DLL加载到不同的地址？

这个问题可以通过CygWin更新解决，DLL CyGICONV-2.DLL由于参数的值变化而被破坏。

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布15次阅读

在最新的Lattice Diamond中，“ispUFM”（来自ispLEVER）的等效工具是什么？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布17次阅读

配置为LVTTL33的PIN需要在LATECIECP3中被检测为高电平逻辑的最小电压是多少？

在LVTTL33输入引脚上所需的最小电压为2 V，作为LATECIECP3中的高电平逻辑来检测。

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布10次阅读

如何将设计从格子菱形软件的一个版本迁移到另一个版本？

当将设计从格子菱形的一个版本迁移到另一个版本时，首先要通过释放注释来描述最好的方式来执行它。例如，默认设置可以在两个菱形版本之间变化，因此，作为预防措施，总是将策略设置重置为默认设置。

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布17次阅读

当使用ispVM System 18.1尝试使用300型编程器将安全密钥编程到LatticeECP3设备时，会出现以下错误：“无法对密钥锁保险丝进行编程。无法继续。”如何解决此问题？

如果先前未使用安全密钥对设备进行编程，请使用存档并将以下位置中的现有文件替换为存档中的新文件：
\ ispvmsystem \数据库\ xpga \ ECP3
如果安全密钥已编程到设备中，请确保您使用的安全密钥正确，并且比特流也加载了正确的加密密码。

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布17次阅读

如何在莱迪思PCIe端点IP（外围组件互连快速）内核中实现传统中断（INTA，INTB，INTC和INTD）之间的切换？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布8次阅读

当在最终应用中设置多个MSI请求位时，Lattice PCIe（外围组件互连高速）IP内核如何发出多个MSI（消息信号中断）？

莱迪思PCIe（外围组件互连快速）IP（知识产权）内核一个接一个地断言所有MSI。
莱迪思PCIe（外围组件互连高速）IP（知识产权）一...

当在最终应用中设置多个MSI请求位时，Lattice PCIe（外围组件互连高速）IP内核如何发出多个MSI（消息信号中断）？-ChipDebug

Lattice-莱迪斯

评分

等级-LV1-ChipDebug

6年前发布26次阅读

为什么LatticeECP3 Versa开发套件的外围组件互连（PCIe）分散收集直接内存访问（SGDMA）演示设计在使用独立的Synplify Pro编译时会出错？

该帖子内容已隐藏，请登录后查看

登录后继续查看

Lattice-莱迪斯

评分

12 3…7 下一页